Mainboard-Entwickler-Center

Das Mainboard-Design-Lösungs-Center bietet Ressourcen für das Mainboard-Design für Intel FPGAs. Das Ziel ist es, Ihnen dabei zu helfen, erfolgreiche Hochgeschwindigkeits-PCBs zu implementieren, die FPGAs und andere Elemente integrieren.

Dieser Anwendungshinweis enthält die empfohlenen PCB-Designrichtlinien für einige der komplexeren Paketoptionen, die für programmierbare Intel Geräte angeboten werden. Entwickler sollten sich auch auf die Mainboard-Design-Richtlinien beziehen, die für die jeweilige Gerätereihe dokumentiert sind.

Jede Intel FPGA Produktreihe hat ihre eigenen Richtlinien für die Stiftverbindung. Diese Richtlinien sind nur Empfehlungen von Intel. Es liegt in der Verantwortung des Designers, Simulationsergebnisse auf das Design anzuwenden und die korrekte Gerätefunktionalität zu überprüfen.

Intel stellt FPGA Arbeitsblätter zur Schemaprüfung bereit, die Ihnen bei der Überprüfung Ihres Schaltplans und der Einhaltung der Richtlinien von Intel helfen sollen. Diese Arbeitsblätter basieren auf den jeweiligen Geräte-Pin-Verbindungsrichtlinien und anderen angeführten Intel-Dokumentationen für Pin-Verbindungen auf Mainboard-Ebene, die beim Abschluss Ihres Schaltplans berücksichtigt werden müssen.

Intels Energieanalyse-Tools, einschließlich frühzeitiger Energieverbrauchsschätzungen und der Intel® Quartus® Prime Software Power Analyzer, bieten Ihnen die Möglichkeit, den Energieverbrauch vom ersten Designkonzept bis zur Designimplementierung zu schätzen. Da Sie mehr Details zu Ihren Designeigenschaften bereitstellen, wird die Abschätzungsgenauigkeit mit der Power Analyzer-Technik verbessert.

Das PDN-Design-Tool bietet eine schnelle, genaue und interaktive Möglichkeit, die richtige Anzahl von Entkopplungskondensatoren für optimale Kosten- und Leistungsvorteile zu ermitteln.

Intel bietet ein Portfolio von On-Chip-Debugging-Tools. Die On-Chip-Debugging-Tools ermöglichen die Echtzeit-Erfassung interner Knoten in Ihrem Design, um Ihnen dabei zu helfen, Ihr Design schnell zu verifizieren, ohne externe Geräte zu verwenden.

Intel bietet BSDL-Dateien (Boundary-Scan Description Language) für den IEEE-Standard 1149.1, den IEEE-Standard 1149.6 und den IEEE-Standard 1532. BSDL-Dateien bieten eine Schnittstelle, die es dem Gerät ermöglicht, Boundary-Scan-Test (BST) und In-System-Programmierbarkeit (ISP) auszuführen.

Ein Ausgangspunkt, um Intel® Produkte, Materialien und Ressourcen schnell zu verstehen und zu verwenden.

Sie haben mehrere Optionen für den Software-Download, Software-Updates und zusätzliche Geräteunterstützung. Die von Ihnen gewählte Option hängt von Der Geschwindigkeit des Downloads, den Designanforderungen und den Installationsmethoden ab.

Intel FPGA Technical Training bietet Schulungen, die Ihnen dabei helfen, Ihren Wettbewerbsvorteil zu verbessern. Nutzen Sie die Interaktivität eines unserer geleiteten/virtuellen Kurse im Klassenzimmer oder die Flexibilität und Bequemlichkeit eines Online-Kurses heute.

Der Strombaum veranschaulicht den Fluss der Hauptstromversorgung durch einen Baum von Stromkonvertern, die das Hauptnetzteil in die Spannung und den Strom konvertieren, der für die Auslastung erforderlich ist. Jedes FPGA-Design hat einzigartige Anforderungen an den Energieverbrauch, die einen einzigartigen Strombaum erfordern.

Dieses Whitepaper beschreibt, wie Sie die verschiedenen Schienen, die mit Intel® Geräten verbunden sind, identifizieren, den Energiebedarf analysieren und die entsprechenden Spannungsreglermodule auswählen können. Dieses Whitepaper führt sie auch durch ein praktisches Designbeispiel.

Viele der heutigen FPGAs und SoCs verfügen über mehrere Stromschienen, die in einer bestimmten Reihenfolge eingeschaltet und während der Laufzeit überwacht werden müssen, um einen ordnungsgemäßen Gerätebetrieb zu gewährleisten. Weitere Informationen finden Sie in der Anwendungsbeschreibung für den AN 761 Board Management Controller.

Intel bietet Lösungen für eine Vielzahl von Standard-SDRAM- und SRAM-Speicherprotokollen sowie serielle Speichertechnologien, wie Hybrid Memory Cube (HMC) und Bandwidth Engine. Unsere Speicherschnittstellenlösungen umfassen Hochleistungs-Speichercontroller-, Speicher-PHY- und Multi-Port-Front-End-Optionen.

Sehen Sie sich die Leiterplatten-Footprint-Bibliotheken und -Symbole für Cadence Capture CIS undAlle design entry HDL (Alle deco de-HDL) an.

Sehen Sie sich die Pcb Footprint Libraries für die Mentor Graphics PCB Design Tools an.

Diese Website enthält herunterladbare Dateien, die Intel FPGA Pin-out-Beschreibungen auflisten. Für jedes Gerät gibt es bis zu drei Arten von Dateien: Portable Document Format Files (.pdf), Textdateien (.txt) und Microsoft* Excel-Dateien (.xls).

Diese Website bietet die empfohlenen Pin-Verbindungen für jedes Gerät. Hinweis: Sie müssen Simulationsergebnisse auf das Design anwenden, um die korrekte Gerätefunktionalität zu überprüfen.

Diese Website enthält Informationen zur Energieanalyse und -abschätzung. Leistungsanalysen und frühzeitige Energieverbrauchsschätzungen bieten Ihnen die Möglichkeit, den Energieverbrauch vom ersten Designkonzept bis zur Designimplementierung zu schätzen.

Diese Website enthält Informationen zum Design des Stromverteilernetzwerks (PDN). Für jedes Netzteil müssen Sie ein Netzwerk aus Massen- und Decoupling-Kondensatoren wählen. Während Sie für die Simulation des Schaltkreises die SIMULATION von "SIMULATE" verwenden können, bietet das PDN-Design-Tool eine schnelle, genaue und interaktive Möglichkeit, um die richtige Anzahl von Decoupling-Kondensatoren für optimale Kosten- und Leistungsvorteile zu ermitteln.

Auf dieser Website finden Sie Informationen zur Temperaturverwaltung. Temperaturmanagement ist eine wichtige Designüberlegung. Intel® Gerätepakete sind darauf ausgelegt, die Temperaturbeständigkeit zu minimieren und die Energieableitung zu maximieren. Einige Anwendungen geben mehr Energie ab und erfordern externe Thermische Lösungen, einschließlich Kühlkörper.

Diese Seite enthält Links zu Temperaturbeständigkeit und Paketdetails für alle Gerätereihen.

Diese Website bietet Schemaprüfungs-Arbeitsblätter, die Ihnen bei der Überprüfung Ihres Schaltplans und der Einhaltung von Designrichtlinien helfen.

Diese Website enthält Informationen zu Übertragungsleitungseffekten, Impedanz-Missverhältnis, Signaldämpfung, Übersprechen und gleichzeitige Switching-Ausgänge.

Diese Website enthält Informationen zu DEN KITS von FPGAS von INTEL. DIE FPGAS FÜR DIE FPGAS bieten Modelle, die eine Vielzahl von I/O-Funktionen über Prozess, Spannung und Temperatur (PVT) hinweg unterstützen.

Diese Website enthält Informationen zu IBIS-Modellen. Das IBIS-Modell ermöglicht die Entwicklung von Gerätemodellen, die den proprietären Charakter integrierter Schaltungsgerätedesigns bewahren, und bietet gleichzeitig informationsreiche Modelle für die Signalintegrität und elektromagnetische Kompatibilität (EMV) Analyse.

Dieses Dokument ist eine Richtlinie für Leiterplattenlayouts und -designs in Verbindung mit Hochgeschwindigkeitssystemen.

Dieser Anwendungshinweis richtet sich an Leiterplattendesigner, die vorhaben, Geräte auf Basis von Hochgeschwindigkeits-Transceivern zu verwenden, und behandelt zwei wichtige Designthemen:

• Dieelektrischer Materialauswahl
• Zusätzliche Skew in Differentialpaare eingeführt, aufgrund lokaler Abweichungen der dielectric constant (Er), was sich aus dem Fiber-Westack-Muster in einem dielektrikumen Material ergibt.

Es erörtert auch die verschiedenen Strategien, die Sie verwenden können, um den Glasfasereffekt auszugleichen, erweitert das bestehende Wissen und listet verschiedene Technische Artikel auf, um weitere Informationen zu erhalten.

Auf dieser Website können Sie das Board Skew Parameter Tool herunterladen. Die Ergebnisse des Mainboard-Skew-Parameter-Tools basieren auf Denkverzögerungen Ihrer simulierten Leiterplatte, Verzögerungen im Gerätepaket (falls zutreffend) und den Formeln aus dem Handbuch für parameterbasierte Externe Speicherschnittstellen. Das Tool übernimmt die bereitgestellte Eingabe und berechnet die Schieflageparameter.

Dieses Dokument führt Sie zum Ausfüllen einer Mainboard-Layoutprüfung mithilfe eines Intel FPGA. Der technische Inhalt gliedert sich in Schwerpunktbereiche wie Power Planes und Stack Up, Kritische Signale, Komponentenhalterung und Anschlüsse.

PCB Footprint Libraries für Cadence* Allewirr pcb Tools.

Mentor Graphics* (Physische Paketinformationen) Bibliothek (Für Mentor Graphics* )

Hier erfahren Sie mehr über alle Tools, Beispiele, Dokumentation und Schulungen, die Ihnen beim Auffinden der Platine und beim Debugging Ihres FPGA Designs helfen.

Die auf dieser Website verfügbaren IEEE 1149.1 BSDL-Dateien werden für BST vor und nach der Konfiguration verwendet.

Mit dem EMIF-Toolkit können Sie Kalibrierungsprobleme diagnostizieren und debuggen und Margenberichte für Ihre externe Speicherschnittstelle erstellen.

Das Transceiver-Toolkit hilft FPGA- und Mainboard-Designern, die Integrität der Transceiver-Link-Signalintegrität in Echtzeit in einem System zu validieren und die Mainboard-Bring-up-Zeit zu verbessern. Testen Sie die Bit-Fehlerrate (BER), während Sie gleichzeitig mehrere Links mit Der Zieldatenrate ausführen, um Ihr Mainboard-Design zu validieren.

Die Systemkonsole ist ein flexibles Debugging-Tool auf Systemebene, das Designern dabei hilft, ihr Design schnell und effizient zu debuggen, während das Design in einem FPGA mit voller Geschwindigkeit läuft. Mit der Systemkonsole können Designer Transaktionen auf Systemebene an ihren Platform Designer (ehemals Qsys) senden, um Probleme zu isolieren und zu identifizieren. Es bietet auch eine schnelle und einfache Möglichkeit, Systemuhren zu überprüfen und Rücksetzzustände zu überwachen, was besonders beim Board-Bring-up hilfreich sein kann.

Erfahren Sie mehr über Tools und Modelle zur Signalintegrität sowie Energieanalyse und -abschätzung.

Paketinformationen einschließlich Bestellcodes, Paketzuordnung, Leadframe-Material, Lead-Finish (Platin), JEDEC*-Outline-Referenz, Blei-Coplanarität, Gewicht, Feuchtigkeitsempfindlichkeitsniveau und andere spezielle Informationen. Die Temperaturbeständigkeitsinformationen umfassen die Anzahl der Gerätestifte, den Paketnamen und die Widerstandswerte.

Das Handbuch für die Externe Speicherschnittstelle (EMIF) enthält Informationen und Dokumentation zum Design externer Speicherschnittstellen, Implementierung und Parameterisierung des geistigen Eigentums, Simulation, Debugging und vielem mehr.

Sie können diese Fehlerbehebung verwenden, um mögliche Ursachen für einen fehlgeschlagenen FPGA Konfigurationsversuch zu identifizieren. Während diese Fehlerbehebung nicht alle möglichen Fälle abdeckt, identifiziert sie die meisten Probleme, die während der Konfiguration auftreten.

Eine umfassende Sammlung FPGA Dokumentation, Anleitungsvideos, ein Community-Forum, Online-Schulungskurse und ein Designshop, in dem Kunden auf eine Reihe FPGA Designbeispiele zugreifen können. Stundenlange Videos von Engineer-to-Engineer bieten eine visuelle Lösung gängiger Designprobleme.

In diesem Kurs über Manufacturing Advantage Services (MAS) werden die Intel Fertigungsempfehlungen aufgeführt, um die Exzellenten Fertigungsleistungen unserer Kunden zu fördern.

Richtlinien für die Handhabung von J-Lead-, QFP-, BGA-, FBGA- und Lidless-FBGA-Geräten (AN71)

Dieser Anwendungshinweis enthält Richtlinien für die Handhabung von J-Lead-, Quad Flat Pack( QFP) und Ball-Grid Array (BGA, einschließlich FineLine BGA [FBGA] und abdeckungsloser FBGA-Verpackung), um die Qualität dieser Geräte während der Speicherung, beim Transport und beim Transfer zu bewahren und das einfachere Löten zu gewährleisten.

Temperaturmanagement und mechanische Handhabung für Intel FPGA TCFCBGA-Geräte (AN657)

Dieser Anwendungshinweis bietet Anleitungen zum Temperaturmanagement und zur mechanischen Handhabung von Flip-Chip-Flip-Chip-Ball-Grid-Array (TCFCBGA) für Arria® V-FPGA Geräte.

Temperaturmanagement und mechanische Handhabung für abdeckungslose Flip-Chip-Ball-Grid-Arrays (AN659)

Dieser Anwendungshinweis bietet Anleitungen zur Temperaturverwaltung und zum mechanischen Umgang mit einem abdeckungslosen Flip-Chip-Ball-Grid-Array (FCBGA) für Intel FPGA Geräte.

Richtlinien für die Handhabung Altera WLCSP (Wafer Level Chip Scale Package) (AN752)

Beim Umgang mit WLCSP-Komponenten (Wafer Level Chip Scale Package) muss sorgfältig umgegangen werden.

Empfehlungen zur Montage von SMT-Mainboards (AN353)

Beschreibt die Unterschiede zwischen dem herkömmlichen Löten und dem bleifreien Löten. Liefert Richtlinien und Empfehlungen für das Reflow-Löten von intel® bleifreien Geräten.

Herausforderungen bei der Herstellung zuverlässiger bleifreier und RoHS-konformer Komponenten (Whitepaper)

Dieses Whitepaper enthält einige der notwendigen Änderungen und Altera® Verpackungslösungen, die verfügbar sind, um die Zuverlässigkeits- und Benutzerfreundlichkeitsanforderungen für bleifreie und RoHS-konforme Produkte zu erfüllen.