Board Developer Center

Das Board Design Solution Center bietet Ressourcen rund um das Board-Design für FPGAs. Ziel ist es, Ihnen bei der Implementierung erfolgreicher Hochgeschwindigkeits-Leiterplatten zu helfen, die FPGAs und andere Elemente integrieren.

Dieser Anwendungshinweis enthält die empfohlenen Richtlinien für das PCB-Design für einige der komplexeren Gehäuseoptionen, die für programmierbare Komponenten von Intel angeboten werden. Entwickler sollten sich auch an die Richtlinien für das Mainboard-Design halten, die für die jeweilige Gerätereihe dokumentiert sind.

Jede FPGA Familie hat ihre eigenen Richtlinien für den Anschluss von Pins. Diese Richtlinien sind lediglich Empfehlungen von Intel. Es liegt in der Verantwortung des Konstrukteurs, die Simulationsergebnisse auf das Design anzuwenden und die ordnungsgemäße Funktionalität des Geräts zu überprüfen.

Intel stellt FPGA Arbeitsblätter zur Überprüfung von Schaltplänen zur Verfügung, die Ihnen dabei helfen sollen, Ihren Schaltplan zu überprüfen und die Richtlinien von Intel einzuhalten. Diese Arbeitsblätter basieren auf den jeweiligen Richtlinien für den Anschluss von Gerätepins und anderer referenzierter Intel Dokumentation, die für Pinverbindungen auf Board-Ebene gilt und bei der Fertigstellung Ihres Schaltplans berücksichtigt werden muss.

Die Energieanalyse-Tools von Intel, einschließlich frühzeitiger Energieschätzer und der Quartus® Prime Software Power Analyzer, bieten Ihnen die Möglichkeit, den Energieverbrauch vom ersten Designkonzept bis zur Designimplementierung zu schätzen. Je mehr Details Sie zu Ihren Konstruktionsmerkmalen angeben, desto besser wird die Genauigkeit der Schätzung durch die Power Analyzer-Technologie.

Das PDN-Design-Tool bietet eine schnelle, genaue und interaktive Möglichkeit, die richtige Anzahl von Entkopplungskondensatoren für optimale Kosten-Leistungs-Kompromisse zu bestimmen.

Intel bietet ein Portfolio von On-Chip-Debugging-Tools. Die On-Chip-Debugging-Tools ermöglichen die Echtzeiterfassung interner Knoten in Ihrem Design, damit Sie Ihr Design schnell und ohne den Einsatz externer Geräte verifizieren können.

Intel stellt BSDL-Dateien (Boundary-Scan Description Language) für die Spezifikationen IEEE-Standard 1149.1, IEEE-Standard 1149.6 und IEEE-Standard 1532 bereit. BSDL-Dateien stellen eine Syntax bereit, mit der das Gerät Boundary-Scan-Tests (BST) und systeminterne Programmierbarkeit (ISP) ausführen kann.

Ein Ausgangspunkt, um Produkte, Begleitmaterialien und Ressourcen von Intel® schnell zu verstehen und zu nutzen.

Sie haben mehrere Optionen für Software-Downloads, Software-Updates und zusätzliche Geräteunterstützung. Welche Option Sie wählen, hängt von der Download-Geschwindigkeit, den Designanforderungen und den Installationsmethoden ab.

FPGA Technical Training bietet Schulungen, die Ihnen helfen, Ihren Wettbewerbsvorteil auszubauen. Nutzen Sie noch heute die Interaktivität eines unserer von Lehrern geleiteten/virtuellen Präsenzkurse oder die Flexibilität und den Komfort eines Online-Kurses.

Der Leistungsbaum veranschaulicht den Hauptstromversorgungsfluss durch einen Baum von Stromrichtern, die die Hauptstromversorgung in die Spannung und den Strom umwandeln, die zum Antreiben verschiedener Lasten erforderlich sind. Jedes FPGA Design hat einzigartige Anforderungen an den Stromverbrauch, die einen einzigartigen Leistungsbaum erfordern.

In diesem Whitepaper wird erläutert, wie Sie die verschiedenen mit Intel Geräten verbundenen® Schienen identifizieren, den Strombedarf analysieren und die geeigneten Spannungsreglermodule auswählen. In diesem Whitepaper wird auch ein praktisches Designbeispiel vorgestellt.

Viele der heutigen FPGAs und SoCs verfügen über mehrere Stromschienen, die in einer bestimmten Reihenfolge eingeschaltet und während der Laufzeit überwacht werden müssen, um einen ordnungsgemäßen Gerätebetrieb zu gewährleisten. Weitere Informationen finden Sie in der Anwendungsbeschreibung AN 761 Board Management Controller.

Intel bietet Lösungen für eine Vielzahl von gängigen SDRAM- und SRAM-Speicherprotokollen sowie serielle Speichertechnologien wie Hybrid Memory Cube (HMC) und Bandwidth Engine. Unsere Speicherschnittstellenlösungen umfassen Hochleistungs-Speichercontroller-Optionen, Speicher-PHY-Optionen und Multi-Port-Front-End-Optionen.

Sehen Sie sich die PCB-Footprint-Bibliotheken und Symbole für Cadence Capture CIS und Allegro Design Entry HDL (Allegro DE-HDL) an.

Sehen Sie sich die PCB-Footprint-Bibliotheken für Mentor Graphics PCB-Designtools an.

Diese Website enthält herunterladbare Dateien mit Beschreibungen FPGA Pin-outs. Es gibt bis zu drei Dateitypen für jedes Gerät: Dateien im Portable Document Format (.pdf), Textdateien (.txt) und Microsoft* Excel-Dateien (.xls).

Auf dieser Website finden Sie die empfohlenen Pin-Verbindungen für jedes Gerät. Hinweis: Sie müssen die Simulationsergebnisse auf das Design anwenden, um die korrekte Gerätefunktionalität zu überprüfen.

Diese Website enthält Informationen zur Leistungsanalyse und -abschätzung. Energieanalysen und frühzeitige Leistungsschätzer geben Ihnen die Möglichkeit, den Energieverbrauch vom ersten Designkonzept bis zur Designimplementierung zu schätzen.

Diese Website enthält Informationen zum Design von Stromverteilungsnetzen (PDN). Für jedes Netzteil müssen Sie ein Netzwerk von Bulk- und Keramikentkopplungskondensatoren auswählen. Während Sie die SPICE-Simulation zur Simulation der Schaltung verwenden können, bietet das PDN-Design-Tool eine schnelle, genaue und interaktive Möglichkeit, die richtige Anzahl von Entkopplungskondensatoren für optimale Kosten-Leistungs-Kompromisse zu bestimmen.

Auf dieser Website finden Sie Informationen zum Wärmemanagement. Das Wärmemanagement ist ein wichtiger Aspekt beim Design. Intel® Gerätepakete sind so konzipiert, dass sie den Wärmewiderstand minimieren und die Verlustleistung maximieren. Einige Anwendungen leiten mehr Energie ab und erfordern externe thermische Lösungen, einschließlich Kühlkörper.

Diese Seite enthält Links zu Wärmewiderstand und Paketdetails für alle Gerätefamilien.

Auf dieser Website finden Sie Arbeitsblätter zur Überprüfung von Schaltplänen, die Ihnen helfen, Ihren Schaltplan zu überprüfen und die Konstruktionsrichtlinien einzuhalten.

Diese Website enthält Informationen zu Übertragungsleitungseffekten, Impedanzfehlanpassungen, Signaldämpfung, Übersprechen und gleichzeitigen Schaltausgängen.

Diese Website enthält Informationen zu SPICE-Kits für FPGAs. SPICE-Kits für FPGAs bieten Modelle, die eine Vielzahl von E/A-Funktionen über Prozess, Spannung und Temperatur (PVT) hinweg unterstützen.

Diese Website enthält Informationen zu IBIS-Modellen. Das IBIS-Modell ermöglicht die Entwicklung von Bauelementmodellen, die den proprietären Charakter von Bauelementdesigns für integrierte Schaltkreise bewahren und gleichzeitig informationsreiche Modelle für die Analyse der Signalintegrität und der elektromagnetischen Verträglichkeit (EMV) bereitstellen.

Dieses Dokument ist eine Richtlinie für PCB-Layouts und -Designs in Verbindung mit Hochgeschwindigkeitssystemen.

Dieser Anwendungshinweis richtet sich an PCB-Designer, die den Einsatz von Hochgeschwindigkeits-Transceiver-basierten Geräten planen, und behandelt zwei wichtige Designthemen:

• Auswahl des dielektrischen Materials
• Zusätzliche Verzerrung, die bei Differentialpaaren aufgrund lokaler Variationen der Dielektrizitätskonstante (Er) eingeführt wird, die sich aus dem Glasfasergewebemuster in einem dielektrischen Material ergeben.

Es werden auch die verschiedenen Strategien erörtert, die Sie anwenden können, um den Glasfaserwebeffekt zu kompensieren, das vorhandene Wissen zu erweitern und verschiedene technische Abhandlungen für zusätzliche Informationen aufzulisten.

Auf dieser Website können Sie das Board Skew Parameter Tool herunterladen. Die Ergebnisse des Board Skew-Parameter-Tools basieren auf Ihren simulierten Verzögerungen bei der Leiterbahn, den Verzögerungen beim Gerätepaket (falls zutreffend) und den Formeln aus dem Handbuch zu den Parametern externer Speicherschnittstellen. Das Tool verwendet die bereitgestellten Eingaben und berechnet die Skew-Parameter.

Dieses Dokument führt Sie durch die Durchführung einer Board-Layout-Überprüfung mit einem FPGA. Der technische Inhalt ist in Schwerpunktbereiche wie Power Planes und Stack Up, Critical Signals, Component Mounting und Connectors unterteilt.

PCB Footprint Bibliotheken für Cadence* Allegro PCB Tools.

Mentor Graphics* Expedition Tool Footprint (physische Paketinformationen) Bibliothek.

Beginnen Sie hier, um mehr über alle Tools, Beispiele, Dokumentationen und Schulungen zu erfahren, die Sie bei der Einrichtung Ihrer Leiterplatte und beim Debugging Ihres FPGA-Designs unterstützen.

Die auf dieser Website verfügbaren IEEE 1149.1 BSDL-Dateien werden für die BST vor und nach der Konfiguration verwendet.

Mit dem EMIF-Toolkit können Sie Kalibrierungsprobleme diagnostizieren und debuggen sowie Margining-Berichte für Ihre externe Speicherschnittstelle erstellen.

Das Transceiver-Toolkit hilft FPGA- und Board-Designern, die Signalintegrität von Transceiver-Links in Echtzeit in einem System zu validieren und die Board-Up-Zeit zu verbessern. Testen Sie die Bitfehlerrate (BER), während Sie gleichzeitig mehrere Verbindungen mit Ihrer Zieldatenrate ausführen, um Ihr Board-Design zu validieren.

Die Systemkonsole ist ein flexibles Debugging-Tool auf Systemebene, mit dem Designer ihr Design schnell und effizient debuggen können, während das Design in einem FPGA mit voller Geschwindigkeit läuft. System Console ermöglicht es Designern, Transaktionen auf Systemebene mit Lese- und Schreibzugriff an ihren Platform Designer (ehemals Qsys) zu senden, um Probleme zu isolieren und zu identifizieren. Es bietet auch eine schnelle und einfache Möglichkeit, die Systemuhren zu überprüfen und den Reset-Status zu überwachen, was besonders beim Einschalten der Platine hilfreich sein kann.

Erfahren Sie mehr über Signalintegritätstools und -modelle sowie Leistungsanalyse und -abschätzung.

Paketinformationen, einschließlich Bestellcodes, Paket-Akronym, Leadframe-Material, Blei-Finish (Beschichtung), JEDEC*-Gliederungsreferenz, Bleikoplanarität, Gewicht, Feuchtigkeitsempfindlichkeitsgrad und andere spezielle Informationen. Zu den Informationen zum Wärmewiderstand gehören die Anzahl der Gerätepins, der Gehäusename und die Widerstandswerte.

Das Handbuch zur externen Speicherschnittstelle (EMIF) enthält Informationen und Dokumentation zum Design externer Speicherschnittstellen, zur Implementierung und Parametrisierung von geistigem Eigentum (IP), zur Simulation, zum Debugging und vieles mehr.

Mithilfe dieser Problembehandlung können Sie die möglichen Ursachen für einen fehlgeschlagenen FPGA Konfigurationsversuch ermitteln. Diese Fehlerbehebung deckt zwar nicht jeden möglichen Fall ab, identifiziert jedoch die meisten Probleme, die während der Konfiguration aufgetreten sind.

Eine umfassende Sammlung von FPGA-Dokumentation, Anleitungsvideos, einem Community-Forum, Online-Schulungen und einem Design-Shop, in dem Kunden auf eine Reihe von FPGA Designbeispielen zugreifen können. Stundenlange Engineer-to-Engineer-Videos bieten eine visuelle Anleitung zur Lösung gängiger Designprobleme.

Dieser MAS-Kurs (Manufacturing Advantage Services) vermittelt Intel Fertigungsempfehlungen, um die Fertigungsqualität unserer Kunden zu verbessern.

Richtlinien für den Umgang mit J-Lead-, QFP-, BGA-, FBGA- und lidlosen FBGA-Geräten (AN71)

Dieser Anwendungshinweis enthält Richtlinien für den Umgang mit J-Lead-, Quad Flat Pack (QFP)- und Ball-Grid Array (BGA, einschließlich FineLine BGA [FBGA] und deckellosen FBGA-Verpackungen), um die Qualität dieser Geräte während der Lagerung, des Versands und des Transfers zu erhalten und das Löten zu erleichtern.

Wärmemanagement und mechanische Handhabung für FPGA TCFCBGA-Geräte (AN657)

Dieser Anwendungshinweis enthält Leitlinien für das Wärmemanagement und die mechanische Handhabung von TCFCBGA (Thermal Composite Flip Chip Ball Grid Array) für Arria®-V-FPGA-Geräte.

Wärmemanagement und mechanische Handhabung für deckelloses Flip-Chip-Ball-Grid-Array (AN659)

Dieser Anwendungshinweis enthält Leitlinien zum Wärmemanagement und zur mechanischen Handhabung von deckellosen Flip-Chip-Ball-Grid-Arrays (FCBGA) für FPGA Geräte.

Richtlinien für den Umgang mit Altera Wafer Level Chip Scale Package (WLCSP) (AN752)

Beim Umgang mit WLCSP-Komponenten (Wafer Level Chip Scale Package) ist die gebotene Sorgfalt geboten.

Prozessempfehlungen für die SMT-Board-Montage (AN353)

Beschreibt die Unterschiede zwischen dem konventionellen Löten und dem bleifreien Löten. Enthält Richtlinien und Empfehlungen für das Reflow-Löten von bleifreien Intel® Bauelementen.

Herausforderungen bei der Herstellung zuverlässiger bleifreier und RoHS-konformer Komponenten (Whitepaper)

Dieses Whitepaper behandelt einige der notwendigen Modifikationen und Altera® Verpackungslösungen, die verfügbar sind, um die Zuverlässigkeits- und Benutzerfreundlichkeitsanforderungen für bleifreie und RoHS-konforme Produkte zu erfüllen.