Externe Speicherschnittstellen IP Support-Center
Auf der Supportseite für die externe Speicherschnittstelle (EMIF) finden Sie einen Designprozess von Anfang bis Ende für FPGAs.
Einleitung
Das Supportcenter für externe Speicherschnittstellen (EMIF) bietet Ressourcen für Agilex™ 7, Agilex™ 5, Agilex™ 3, Stratix® 10, Arria® 10 und Cyclone® 10 Geräte.
Hier finden Sie Informationen zur Planung, Konstruktion, Implementierung und Verifizierung Ihrer externen Speicherschnittstellen. Auf dieser Seite finden Sie auch Debug-, Schulungs- und andere Ressourcenmaterialien.
Erhalten Sie zusätzliche Unterstützung für Agilex™ 7 FPGA Interface Protocol Design, Agilex™ 5 FPGA Interface Protocol Design und Agilex™ 3 FPGA Interface Protocol Design. Diese schritt-für-Schritt-Anleitungen für Standard-Entwicklungsabläufe zeigen die wichtigsten kritischen Ressourcen und Dokumentationen auf.
Suchen Sie nach anderen Geräten in den Geräte- und Produktsupport-Sammlungen.
1. Geräteauswahl
So wählen Sie ein Gerät aus
Es stehen zwei Tools zur Verfügung, mit denen Sie eine FPGA basierend auf Ihren Speicheranforderungen auswählen können:
|
EMIF-Geräteauswahl |
EMIF-Spezifikationsschätzer |
---|---|---|
Funktionen |
|
|
Geräteunterstützung |
|
|
Betriebsmittel |
||
EMIF-Tools |
Auswahl eines externen Speichers Intellectual Property (IP)
Informationen zu den verschiedenen verfügbaren geistigen Eigenschaften (IP) zum Speichern finden Sie im folgenden Online-Schulungsplan:
Ausbildungslehrgang |
Unterstützte Geräte | Beschreibung |
---|---|---|
Einführung in Speicherschnittstellen | Agilex™ 7 F-Serie und I-Serie
|
Dieses Training ist Teil 1 von 4. In diesem ersten Teil der Schulung werden die verfügbaren Speicheroptionen vorgestellt und beschrieben, wie die Architektur dieser Geräte eine solche Leistung ermöglicht. Weitere Schulungen in der Reihe sind Integration von Speicherschnittstellen (Teil 2) und Verifizierung von Speicherschnittstellen (Teil 3) und On-Chip-Debugging (Teil 4) |
Agilex™ 5 | In diesem Kurs werden die verschiedenen verfügbaren externen Speicherschnittstellen sowie die Architektur- und Hard-Memory-Controller-Funktionen für Stratix® 10 und Arria® 10 FPGAs behandelt. |
|
DDR5-Speicher und die Speicherschnittstellen-IP | Agilex™ 5 | Diese Schulung beinhaltet eine Aufzeichnung des "DDR5 Memory and the Memory Interface IP Ask an Expert". In dieser Sitzung diskutieren die Techniker von FPGA Apps die DDR5-Speichertechnologie und beantworten Fragen zu DDR5 und der Speicherschnittstellen-IP. |
HBM2-Schnittstellen (High Bandwidth Memory): Einführung, Architektur |
Stratix® 10 MX | In diesem Kurs werden die Vorteile der Integration von High Bandwidth Memory in die Stratix® 10 MX FPGA-Geräte, die Funktionen und Optionen für den gehärteten HBM-Controller und die Generierung der HBM2 IP behandelt. |
High Bandwidth Memory (HBM2) Schnittstellen in: HBMC-Funktionen |
Stratix® 10 MX | Dieser Kurs behandelt die Funktionen und Optionen für den gehärteten HBM-Controller und die Arm* AMBA 4 AXI-Schnittstelle zwischen dem Controller und der Benutzerlogik. |
2. Benutzerhandbücher und Dokumentation
So finden Sie Informationen zur EMIF-IP
Informationen zum geistigen Eigentum (IP) der externen Speicherschnittstelle (EMIF) finden Sie in den folgenden IP-Benutzerhandbüchern für externe Speicherschnittstellen:
- Weitere Informationen finden Sie im Abschnitt "Benutzerhandbücher"
Inhaltstyp | Agilex™ 7 Gerät F-Serie und I-Serie |
Agilex™ 7 Gerät M-Reihe |
Agilex™ 5 Gerät | Agilex™ 3 Gerät | Stratix® 10 Gerät | Arria® 10 Gerät | Cyclone® 10 Gerät |
---|---|---|---|---|---|---|---|
IP-Benutzerhandbuch | |||||||
Designbeispiel Benutzerhandbuch | |||||||
FPGA PHY Lite Benutzerhandbuch | |||||||
FPGA HBM2 Benutzerhandbuch | - | - | - | - | - | - | |
Versionshinweise | |||||||
Pin-Out-Dateien |
3. EMIF-IP-Generierung
So generieren Sie die EMIF-IP
Ausführliche Informationen zu den IP-Parametern (External Memory Interface, EMIF) finden Sie in den folgenden protokollspezifischen Abschnitten der folgenden EMIF-IP-Benutzerhandbücher:
Thema |
Agilex™ 7 Gerät F-Serie und I-Serie |
Agilex™ 7 Gerät M-Reihe |
Agilex™ 5 Gerät | Agilex™ 3 Gerät | Stratix® 10 Gerät |
Arria® 10 Gerät |
Cyclone® 10 Gerät |
---|---|---|---|---|---|---|---|
Beschreibungen der EMIF-IP-Parameter |
|||||||
Hinweis: Weitere Informationen zum Generieren der EMIF-IP finden Sie in den folgenden Abschnitten Benutzerhandbücher und Schulungskurse und Videos. |
So führen Sie Funktionssimulationen durch
Thema | Agilex™ 7 Gerät F-Serie und I-Serie |
Agilex™ 7 Gerät M-Reihe |
Agilex™ 5 Gerät | Agilex™ 3 Gerät | Stratix® 10 Gerät | Stratix® 10 MX-Gerät | Arria® 10 Gerät | Cyclone® 10 Gerät |
---|---|---|---|---|---|---|---|---|
Simulation der externen Speicherschnittstelle | Simulieren von Speicher IP | |||||||
Generieren eines EMIF-Designbeispiels für die Simulation | Designbeispiel für Simulation | Designbeispiel für Simulation | Designbeispiel für Simulation | Designbeispiel für Simulation | Designbeispiel für Simulation | Designbeispiel für Simulation | Designbeispiel für Simulation | Designbeispiel für Simulation |
Hinweis: Informationen zur Verifizierung eines EMIF-Designs finden Sie im Abschnitt "Schulungskurse und Video" des Kurses "Verifizieren von Memory Interfaces IP". |
Wo finde ich Informationen zur FPGA Ressourcen- und Pinplatzierung?
Ausführliche Informationen zu den Pins der External Memory Interface (EMIF) finden Sie in den folgenden protokollspezifischen Abschnitten der folgenden EMIF-Benutzerhandbücher für geistiges Eigentum (IP):
Thema |
Agilex™ 7 Gerät F-Serie und I-Serie |
Agilex™ 7 Gerät M-Reihe |
Agilex™ 5 Gerät | Agilex™ 3 Gerät | Stratix® 10 Gerät |
Arria® 10 Gerät |
Cyclone® 10 Gerät |
---|---|---|---|---|---|---|---|
EMIF-Pin- und Ressourcenplanung |
Schnittstellenplaner
Informationen zum Schnittstellenplaner für Ressourcenstandortzuweisungen finden Sie in der folgenden Onlineschulung.
Ausbildungslehrgang |
Beschreibung |
---|---|
Schnelles und einfaches I/O-Systemdesign mit Schnittstellenplaner |
In diesem Kurs erfahren Sie, wie Sie mit Interface Planner einen Grundriss für Designressourcen implementieren. Erfahren Sie mehr über Interface Planner, früher bekannt als BluePrint, ein einfach zu bedienendes Tool in der Quartus® Prime Pro Edition-Software, das die Leistungsfähigkeit des Fitters nutzt, um in wenigen Minuten einen legalen Grundriss zu erstellen. |
Zusätzliche Ressourcen für PHY Lite für parallele Schnittstellen
Thema: | Beschreibung | unterstützter Geräte |
---|---|---|
PHY Lite für parallele Schnittstellen FPGA IP Anleitung |
|
Der PHY Lite für parallele Schnittstellen-IP wird hauptsächlich zum Erstellen von PHY-Blöcken für benutzerdefinierte Speicherschnittstellen verwendet. Es eignet sich für einfache parallele Schnittstellen. Das Benutzerhandbuch enthält Anleitungen zur Anbindung an Protokolle wie DDR2, LPDDR2, LPDDR, TCAM, Flash, ONFI (synchroner Modus) und mobile DDR. |
4. Board-Design und Simulation
Wo finde ich Informationen zu Mainboard-Layout und -Design?
Ausführliche Informationen zum Layout und Design der externen Speicherschnittstelle (EMIF) finden Sie in den folgenden protokollspezifischen Abschnitten der folgenden EMIF-Benutzerhandbücher für geistiges Eigentum (IP):
Thema |
Agilex™ 7 Gerät F-Serie und I-Serie |
Agilex™ 7 Gerät M-Reihe |
Agilex™ 5 Gerät | Stratix® 10 Gerät |
Arria® 10 Gerät |
Cyclone® 10 Gerät |
---|---|---|---|---|---|---|
EMIF-Board-Design-Richtlinien |
Durchführung von Board-/Kanalsimulationen
Informationen zum Messen von ISI-Interferenzen (Write-and-Read-Intersymbol-Interferenzen) und Übersprechen, zur Anordnung von Befehls-, Adress-, Steuer- und Datenpins sowie zu Beschränkungen für die Platzierung von E/A-Bänken finden Sie in den folgenden Richtlinien:
Berechnung von Board Skew und Channel Loss
Zur Berechnung von Platinen-Skew und Kanalverlust stehen zwei Tools zur Verfügung:
Thema |
Board Skew-Parameter-Tool |
Tool zur Berechnung von Kanalverlusten |
---|---|---|
Funktionen |
|
|
Unterstützen |
|
|
Werkzeuge |
Wo finde ich Informationen zum zeitlichen Abschluss?
Informationen zum zeitlichen Abschluss der externen Speicherschnittstelle (EMIF) finden Sie im folgenden Abschnitt der EMIF-Benutzerhandbücher für geistiges Eigentum (IP).
Agilex™ 7 Gerät F-Serie und I-Serie |
Agilex™ 7 Gerät M-Reihe |
Agilex™ 5 Gerät | Stratix® 10 Gerät |
Arria® 10 Gerät |
Cyclone® 10 Gerät |
---|---|---|---|---|---|
5. Debuggen
Debuggen von Designs mit externen Speicherschnittstellen
Informationen zum Debugging des geistigen Eigentums (IP) der externen Speicherschnittstelle (EMIF) finden Sie im folgenden Abschnitt der EMIF-IP-Benutzerhandbücher.
Agilex™ 7 Gerät | Agilex™ 5 Gerät | Agilex™ 3 Gerät | Stratix® 10 Gerät | Arria® 10 Gerät | Cyclone® 10 Gerät |
---|---|---|---|---|---|
Verwenden des EMIF Debug Toolkit
Ausbildungslehrgang |
Beschreibung |
---|---|
EMIF-Toolkit und On-Chip-Debug-Toolkit für Speicherschnittstellen IP in FPGA Geräten |
Dieser Kurs behandelt das Debugging mit dem EMIF Toolkit oder On-Chip Debug Toolkit, die Verwendung von Traffic Generator 2.0 und die Konfiguration mehrerer Speicherschnittstellendesigns für die Kompatibilität mit diesen Debug-Tools. |
Beschreibung der Funktionen, Unterstützung und Barrierefreiheit des EMIF Debug Toolkit: |
|
---|---|
Funktionen |
|
Unterstützen |
|
Zugänglichkeit |
|
Skript zur Ausführung von Postfachbefehlen
Schritt-für-Schritt-Anleitung:
Thema: | Beschreibung | unterstützter Geräte |
---|---|---|
Mailbox-Skript für externe Speicherschnittstellen (EMIF) | Agilex™ 7 Gerät der M-Reihe Agilex™ 5 Gerät Agilex™ 3 Gerät |
Das Skript für den Postfachzugriff, mit dem Sie die Befehlsausführung testen können. Eine schrittweise Anleitung zum Ausführen des Postfachzugriffs finden Sie im folgenden Benutzerhandbuch: |
Optimierung der Controller-Leistung
Informationen zur Leistung und Effizienz von Controllern finden Sie im folgenden Abschnitt des Leitfadens zum geistigen Eigentum (IP) für externe Speicherschnittstellen (EMIF).
Agilex™ 7 Gerät F-Serie und I-Serie |
Agilex™ 7 Gerät M-Reihe |
Agilex™ 5 Gerät |
Agilex™ 3 Gerät |
Stratix® 10 Gerät |
Arria® 10 Gerät |
Cyclone® 10 Gerät |
---|---|---|---|---|---|---|
Weitere EMIF-Debugging-Ressourcen
Thema: | Beschreibung | unterstützter Geräte |
---|---|---|
Traffic Generator 2.0 Benutzerhandbuch | Agilex™ 7 Geräte der F-Serie und I-Serie | Mit dem Traffic Generator 2.0 können Sie Ihre externe Speicherschnittstelle durch anpassbare Verkehrs- und Testmuster testen und debuggen. Detaillierte Informationen zur Verwendung der Funktion Traffic Generator 2.0 finden Sie in der folgenden Anleitung und in den Videos. |
EMIF Beispiel Verkehrsgenerator Video | Arria® 10 Gerät | Erfahren Sie, wie Sie verschiedene Testmuster auf dem Arria 10 Verkehrsgenerator für externe Speicherschnittstelle implementieren. |
Benutzerhandbuch zum Debuggen mehrerer Speicherschnittstellen | Arria® 10 Gerät | Eine Schritt-für-Schritt-Anleitung zum Verketten mehrerer Speicherschnittstellen für die Kompatibilität mit dem EMIF Debug Toolkit finden Sie im folgenden Benutzerhandbuch. |
6. Schulungen
Agilex™ 7 Gerät F-Serie und I-Serie |
Stratix® 10 Gerät | Arria® 10 Gerät |
Cyclone® 10 Gerät |
---|---|---|---|
Zusätzliche empfohlene Benutzerhandbücher
Informationen zum geistigen Eigentum (IP) der External Memory Interface (EMIF) finden Sie in den folgenden EMIF-IP-Benutzerhandbüchern.
Agilex™ 7 Gerät F-Serie und I-Serie |
Agilex™ 7 Gerät M-Reihe |
Agilex™ 5 und Agilex™ 3 Geräte | Stratix® 10 Gerät | Arria® 10 Gerät |
Cyclone® 10 Gerät |
---|---|---|---|---|---|
So erfahren Sie mehr über bekannte Probleme im Zusammenhang mit EMIF
Informationen zu aktuellen und bekannten Problemen im Zusammenhang mit EMIF-IP finden Sie in der Knowledge Base:
Zusätzliche Dokumentation
Umfassende Liste FPGA Geräte und Produktkollektionen, kategorisiert nach Produktlebenszyklusphasen.
Zusätzliche Schulungen für externe Speicherschnittstellen
Weitere Informationen finden Sie in den folgenden Ressourcen: Dokumentation, Schulungskurse, Videos, Designbeispiele und Wissensdatenbank.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.