JESD204B/JESD204C Intel® FPGA IP Kern – Support-Center
Das JESD204B/C Intel® FPGA IP Kern-Support-Center bietet Informationen zur Auswahl, Entwicklung und Implementierung von JESD204B/C-Links. Es gibt auch Richtlinien, wie Sie Ihr System einrichten und die JESD204B/C-Links debuggen können. Diese Seite ist in Kategorien aufgeteilt, die sich vom Anfang bis zum Ende an einem JESD204B/C-Systemdesignablauf ausrichten.
Auf den folgenden Seiten finden Sie Support-Ressourcen für Geräte der Intel Agilex® 7, Intel® Stratix® 10, Intel Arria® 10 und Intel Cyclone® 10. Suchen Sie nach anderen Geräten über die folgenden Links: Dokumentationsarchiv, Schulungskurse, Videos und Webcasts, Designbeispiele und Wissensdatenbank.
Erste Schritte
1. Geräte- und IP-Auswahl
Welche Intel® FPGA Sollte ich verwenden?
Tabelle 1: JESD204B Intel® FPGA IP Kernleistung
Gerätefamilie | PMA Speed Grade | FPGA Fabric Speed Grade | Data Rate | Link Clock fMAX (MHz) | |
---|---|---|---|---|---|
Aktivierung von harten PCs (Gbit/s) | Soft-PCS (Gbit/s) aktivieren 1 | ||||
® Intel Agilex 7 (F-Tile) | 1 | -1 | Nicht unterstützt | 2.0 bis 20.0 | data_rate/40 |
-2 | Nicht unterstützt | 2.0 bis 19.2 | data_rate/40 | ||
2 | -2 | Nicht unterstützt | 2.0 bis 19.2 | data_rate/40 | |
-3 | Nicht unterstützt | 1.0 bis 16.7 | data_rate/40 | ||
3 | -3 | Nicht unterstützt | 2.0 bis 16.7 | data_rate/40 | |
® Intel Agilex 7 (E-Tile) | 2 | -2 | Nicht unterstützt | 2.0 bis 17.4 | data_rate/40 |
3 | -2 | Nicht unterstützt | 2.0 bis 17.4 | data_rate/40 | |
-3 | Nicht unterstützt | 2.0 bis 16.0 | data_rate/40 | ||
Intel® Stratix® 10 (L-Tile und H-Tile) | 1 | 1 | 2.0 bis 12.0 | 2.0 bis 16.02 | data_rate/40 |
2 | 2.0 bis 12.0 | 2.0 bis 14.0 | data_rate/40 | ||
2 | 1 | 2.0 bis 9.83 | 2.0 bis 16.02 | data_rate/40 | |
2 | 2.0 bis 9.83 | 2.0 bis 14.0 | data_rate/40 | ||
3 | 1 | 2.0 bis 9.83 | 2.0 bis 16.02 | data_rate/40 | |
2 | 2.0 bis 9.83 | 2.0 bis 14.0 | data_rate/40 | ||
3 | 2.0 bis 9.83 | 2.0 bis 13.0 | data_rate/40 | ||
Intel® Stratix® 10 (E-Tile) | 1 | 1 | Nicht unterstützt | 2.0 bis 16.02 | data_rate/40 |
2 | Nicht unterstützt | 2.0 bis 14.0 | data_rate/40 | ||
2 | 1 | Nicht unterstützt | 2.0 bis 16.02 | data_rate/40 | |
2 | Nicht unterstützt | 2.0 bis 14.0 | data_rate/40 | ||
3 | 3 | Nicht unterstützt | 2.0 bis 13.0 | data_rate/40 | |
Intel® Arria® 10 | 1 | 1 | 2.0 bis 12.0 | 2.0 bis 15.0 2 3 | Datenrate/40 |
2 | 1 | 2.0 bis 12.0 | 2.0 bis 15.0 2 3 | Datenrate/40 | |
2 | 2.0 bis 9.83 | 2.0 bis 15.0 2 3 | Datenrate/40 | ||
3 | 1 | 2.0 bis 12.0 | 2.0 bis 14.2 2 4 | Datenrate/40 | |
2 | 2.0 bis 9.83 | 2.0 bis 14.2 2 5 | Datenrate/40 | ||
4 | 3 | 2.0 bis 8.83 | 2.0 bis 12.56 | Datenrate/40 | |
Intel® Cyclone® 10 GX | <(n) unterstützte Geschwindigkeitsstufe> | <(n) unterstützte Geschwindigkeitsstufe> | 2.0 bis 6.25 | 2.0 bis 6.25 | Datenrate/40 |
Tabelle 2: JESD204C Intel® FPGA IP Kernleistung
Gerätefamilie | PMA Speed Grade | FPGA Fabric Speed Grade | Data Rate | Link Clock fMAX (MHz) | |
---|---|---|---|---|---|
Aktivierung von harten PCs (Gbit/s) | Soft-PCS (Gbit/s) aktivieren | ||||
® Intel Agilex 7 (F-Tile) | 1 | -1 | Nicht unterstützt | 5 bis 32.44032 | data_rate/40 |
-2 | Nicht unterstützt | 5 bis 32.44032* | data_rate/40 | ||
2 | -1 | Nicht unterstützt | 5 bis 28,8948* | data_rate/40 | |
-2 | Nicht unterstützt | 5 bis 28,8948* | data_rate/40 | ||
-3 | Nicht unterstützt | 5 bis 24.33024 | data_rate/40 | ||
3 | -3 | Nicht unterstützt | 5 bis 17,4 | data_rate/40 | |
® Intel Agilex 7 (E-Tile) | 1 | -1 | Nicht unterstützt | 5 bis 28,9 | data_rate/40 |
2 | -2 | Nicht unterstützt | 5 bis 28,3 | data_rate/40 | |
-3 | Nicht unterstützt | 5 bis 25,6 | data_rate/40 | ||
3 | -2 | Nicht unterstützt | 5 bis 17,4 | data_rate/40 | |
-3 | Nicht unterstützt | 5 bis 17,4 | data_rate/40 | ||
Intel® Stratix® 10 (E-Tile) | 1 | -1 | Nicht unterstützt | 5 bis 28,9 | data_rate/40 |
-2 | Nicht unterstützt | 5 bis 25,6 | data_rate/40 | ||
2 | -1 | Nicht unterstützt | 5 bis 28,3 | data_rate/40 | |
-2 | Nicht unterstützt | 5 bis 25,6 | data_rate/40 | ||
3 | -1 | Nicht unterstützt | 5 bis 17,4 | data_rate/40 | |
-2 | Nicht unterstützt | 5 bis 17,4 | data_rate/40 | ||
-3 | Nicht unterstützt | 5 bis 17,4 | data_rate/40 |
1. Wählen Sie Soft PCS aktivieren, um eine maximale Datenrate zu erreichen. Für den TX IP-Kern verursacht die Aktivierung von Soft-PCS eine zusätzliche 3–8 % höhere Ressourcenauslastung. Für den RX IP-Kern bedeutet die Aktivierung von Soft-PCS eine zusätzliche 10– 20 % höhere Ressourcenauslastung.
2. Im Datenblatt für Intel Arria 10 und Intel Stratix 10 Geräte finden Sie die maximale Datenrate, die über die Betriebsbedingungen der Transceiver-Geschwindigkeit und des Transceiver-Netzteils unterstützt wird.
3. Bei Verwendung des Soft-PCS-Modus bei 15,0 Gbit/s ist die Zeitspanne sehr begrenzt. Es wird empfohlen, einen hohen Aufwand zu ermöglichen, Doppeltes zu registrieren und die Rückversetzung zu registrieren, um die Timing-Leistung zu verbessern.
4. Für Intel Arria 10 GX 160, SX 160, GX 220 und SX 220 Geräte beträgt die unterstützte Datenrate bis zu 12,288 Gbit/s.
5. Für Intel Arria 10 GX 160, SX 160, GX 220 und SX 220 Geräte beträgt die unterstützte Datenrate 11,0 Gbit/s.
6. Für Intel Arria 10 GX 160, SX 160, GX 220 und SX 220 Geräte beträgt die unterstützte Datenrate 10,0 Gbit/s.
2. Design-Flow und IP-Integration
Wo finde ich Informationen zur IP-Integration?
® Intel Agilex 7 Geräte
- AN 901: Implementierung eines Dual-Link-Design für Analog-Digital-Konverter mit Intel Agilex® 7 FPGA E-Tile JESD204C RX IP
- AN 967: Synchronisierung mehrerer Geräte in einem digitalen Phasen-Array-System
Intel® Stratix® 10 Geräte
- AN804: Implementierung von synchronisierten ADC-Multilink-Designs mit Intel Stratix 10 JESD204B RX IP-Core
- AN804: Implementierung unsynchronisierter ADC Multilink-Designs mit Intel Stratix 10 JESD204B RX IP-Core
® Intel Arria 10 Geräte
- AN803: Implementierung von synchronisierten ADC-Multilink-Designs mit Intel Arria 10 JESD204B RX IP-Core
- AN803: Implementierung unsynchronisierter ADC Multilink-Designs mit Intel Arria 10 JESD204B RX IP-Core
- AN 814: Intel Arria 10 zwei x8-Lane JESD204B (Duplex) IP-Kerne für die Synchronisierung mit mehreren Geräten – Referenzdesign
3. Mainboarddesign und Energieverwaltung
Richtlinien für die Pin-Verbindung
® Intel Agilex 7 Geräte
Intel® Stratix® 10 Geräte
Intel® Arria® 10 Geräte
Intel® Cyclone® 10 Geräte
Schemaprüfung
® Intel Agilex 7 Geräte
Intel Stratix 10 Geräte
Intel Cyclone 10 Geräte
Intel Arria 10 Geräte
Richtlinien für das Mainboarddesign
- ® Intel Agilex-7-Gerätereihe – Richtlinien für das Design der seriellen Schnittstellen-Hochgeschwindigkeits-Signalintegrität
- AN 886: Intel Agilex® 7 Gerätedesign-Richtlinien
- AN 766: Intel® Stratix® 10 Geräte, Design-Leitfaden für Hochgeschwindigkeitssignalschnittstellen-Layout
- AN 613: Überlegungen zum Pcb-Stackup-Design für Intel FPGAs
- AN 114: Mainboard-Design-Richtlinien für programmierbare Intel® Gerätepakete
- Lösungen für mainboarddesign-richtlinien
- Mainboard-Layout-Test
Energieverwaltung
- Benutzerhandbuch für® die Energieverwaltung Intel Agilex 7
- AN 910: Intel Agilex® 7 Richtlinien für die Auslegung von Stromverteilungsnetzen
- Early Power Estimator (EPE) und Power Analyzer
- AN 750: Verwenden des Intel® FPGA PDN-Tools zur Optimierung Ihres Power Delivery Network Design
- Gerätespezifisches Power Deliver Network (PDN)-Tool 2.0 Benutzerhandbuch
Energiemanagement für Kühlung
® Intel Agilex 7 Geräte
- AN 944: Wärmemodellierung für Intel Agilex® 7 FPGAs mit der Intel® FPGA Power and Thermal Calculator
Intel® Stratix® 10 Geräte
Energiesequenzierung
® Intel Agilex 7, Intel® Stratix® 10, Intel® Cyclone® 10 und Intel® Arria® 10 Geräte
4. Interoperabilitäts- und Normentests
JESD204B Intel FPGA IP Hardware-Kassenberichte
® Intel Agilex 7 Geräte
- AN 976: JESD204C Intel® FPGA IP und ADI AD9081 MxFE* DAC Interoperability Report für Intel Agilex® 7 F-Tile Geräte
- AN 876: JESD204C Intel® FPGA IP und ADI AD9081 MxFE* ADC Interoperability Report für Intel® Agilex™ F-Tile Geräte
- AN 960: JESD204C Intel® FPGA IP und ADI AD9081 MxFE* ADC Interoperability Report für Intel Agilex® 7 E-Tile Geräte
Intel® Stratix® 10 Geräte
JESD204B
- AN 905: JESD204B Intel® FPGA IP und ADI AD9213 Interoperabilitätsbericht für Intel Stratix® 10 Geräte
- AN 915: JESD204B Intel® FPGA IP und ADI AD9208 Interoperabilitätsbericht für Intel Stratix® 10 E-Tile Geräte
- AN 890: JESD204B Intel® FPGA IP und ADI AD9174 Interoperabilitätsbericht für Intel Stratix® 10 L-Tile Geräte
- AN 823: Intel FPGA JESD204B IP-Core und ADI AD9625 Hardware-Checkout-Bericht für Intel Stratix 10 Geräte
- AN 832: Intel FPGA JESD204B IP-Core und ADI AD9208 Hardware-Checkout-Bericht für Intel Stratix 10 Geräte
- AN 833: Intel® Stratix 10® GX 16-Lane RX JESD204B-ADC12DJ3200 Referenzdesign für Interoperabilität
JESD204C
- AN 909: JESD204C Intel® FPGA IP und TI ADC12DJ5200RF Interoperabilitätsbericht für Intel® Stratix® 10 Geräte
- AN 916: JESD204C Intel® FPGA IP und ADI AD9081/AD9082 MxFE* Interoperability Report für Intel® Stratix® 10 E-Tile Geräte
- AN 927: JESD204C Intel® FPGA IP und ADI AD9081 MxFE* ADC Interoperability Report für Intel® Stratix® 10 E-Tile Geräte
- AN 949: JESD204C Intel® FPGA IP und ADI AD9081 MxFE* DAC Interoperability Report für Intel® Stratix® 10 E-Tile Geräte
Intel® Arria® 10 Geräte
- AN 710: Intel FPGA JESD204B MegaCore-Funktion und ADI AD9680 Hardware-Kassenbericht
- AN 712: Intel FPGA JESD204B MegaCore-Funktion und ADI AD9625 Hardware-Kassenbericht
- AN 749: Intel FPGA JESD204B IP-Core und ADI AD9144 Hardware-Kassenbericht
- AN 753: Intel FPGA JESD204B IP-Core und ADI AD6676 Hardware-Kassenbericht
- AN 779: Intel FPGA JESD204B IP-Core und ADI AD9691 Hardware-Kassenbericht
- AN 785: Intel FPGA JESD204B IP-Core und ADI AD9162 Hardware-Kassenbericht
- AN 792: Intel FPGA JESD204B IP-Core und ADI AD9371 Hardware-Kassenbericht
- AN 810: Intel FPGA JESD204B IP-Core und ADI AD9208 Hardware-Kassenbericht
5. Designbeispiele und Referenzdesigns
Tabelle -3: Konsolidierte JESD204B/C-Ressourcen
6. Schulungskurse und Videos
Intel® FPGA Technical Training
Titel des Videos |
Beschreibung |
---|---|
Dieser Onlinekurs bietet einen umfassenden Überblick über den JESD204B Intel FPGA IP Kern. Um alle im Kurs verwendeten Begriffe und Konzepte besser zu verstehen, beginnen wir mit einer Diskussion der relevanten Teile der JESD204B-Schnittstellenspezifikation und gefolgt von einer Präsentation einiger der wichtigen Funktionen des JESD204B Intel FPGA IP Kerns. Schließlich wird ein Datenfluss des Systems verwendet, um die funktionellen Details des Kerns zu beschreiben. |
Intel® FPGA Schnellvideos
Titel des Videos |
Beschreibung |
---|---|
Intel® Agilex™ 7 FPGA F-Tile JESD204C Demovideo | Die JESD204B/C-Normen wurden von mehreren Generationen der Intel® FPGAs unterstützt. Sehen Sie sich diese Demo dazu an, wie JESD204C auf einem Intel® Agilex™ 7-FPGA funktioniert. |
Erfahren Sie mehr über die Interoperabilität von JESD204B Intel FPGA IP Kern auf dem Intel® Arria® 10 FPGA mit dem AD9144 Konverter von Analog Devices Inc. (ADI). |
|
So arbeiten Sie ADI AD9680 mit Intel® FPGA JESD204B IP-Kern auf Stratix® V-FPGA |
Erhalten Sie eine Schritt-für-Schritt-Anleitung für die Hardware-Einrichtung, die Konfiguration des Analog-Digital-Konverters und die Konfiguration der JESD204B Intel FPGA IP Kern. |
Interoperabilität von ADI AD9680 mit Intel® FPGA JESD204B IP auf Stratix V |
Erhalten Sie eine Schritt-für-Schritt-Anleitung für die Hardware-Einrichtung, die Konfiguration des Analog-Digital-Konverters und die Konfiguration der JESD204B Intel FPGA IP Kern. |
So arbeiten Sie TI DAC37J84 mit Intel® FPGA JESD204B MegaCore auf Stratix V-FPGA |
Erfahren Sie mehr über die Interoperabilität von JESD204B Intel FPGA IP Kern auf der Stratix® V FPGA mit dem DAC37J84-Konverter von Texas Instruments. |
Erfahren Sie mehr über den JESD204B-Standard und die JESD204B Intel FPGA IP-Lösung. Finden Sie heraus, wie Sie ganz einfach ein Design-Beispiel erstellen können, das auf Hardware funktioniert. |
|
Erfahren Sie mehr über die Interoperabilität von JESD204B Intel FPGA IP Kern auf der Arria V FPGA mit dem DAC37J84-Konverter von Texas Instruments. |
7. Debugging
Versionshinweise zu den Kernen des geistigen Eigentums (IP)
Weitere Ressourcen
® Intel Agilex 7, Intel® Stratix® 10, Intel® Arria® 10 und Intel® Cyclone® 10 Geräte
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.