JESD204 FPGA IP

Das JEDEC-Komitee hat den seriellen Schnittstellenstandard JESD204 Datenkonverter entwickelt, um die Anzahl der Dateneingänge / -ausgänge zwischen Hochgeschwindigkeits-Datenkonvertern und anderen Geräten, wie z. B. FPGAs, zu standardisieren und zu reduzieren. Das Protokoll hat viele Vorteile, wie z. B. vereinfachte Layouts, Skew-Management und deterministische Latenz.

Hohe Leistung und einfache Integration

Altera JESD204 IP vereinfacht die Integration von Hochgeschwindigkeits-Datenkonvertern mit digitalen Verarbeitungssystemen. Der IP unterstützt Datenraten von bis zu 32,44 Gbit/s und verwaltet die physischen, Datenverbindungs- und Transportschichten, während Konfiguration, Taktsynchronisierung und Datenübertragung vereinfacht werden.

IP ist vorverifiziert und JEDEC-konform, was für die Gewährleistung von Interoperabilität und Zuverlässigkeit in Hochgeschwindigkeitsdatenanwendungen von entscheidender Bedeutung ist. Die IP enthält Designbeispiele, die die Integration vereinfachen und eine einfache Bedienung ermöglichen, wodurch die Entwicklungszeit für Designer verkürzt wird.

IP-Protokoll Besondere Merkmale Agilex ™ 7 FPGA (E-Tile)

Agilex ™ 7 FPGA (F-Tile)

Agilex™ 9 FPGA (F-Tile)

 Agilex™ 5 FPGA Gerätegruppe B der E-Reihe (GTS) Agilex™ 5 FPGA Gerätegruppe der E-Reihe (GTS) Gerätegruppe A Agilex™ 5 FPGA D-Reihe (GTS) Agilex™3 FPGA
JESD204C Max. Datenrate 28,9 Gbit/s 32,44032 Gbit/s 17,16 Gbit/s 28,1 Gbit/s
Lanes 1-16x 1-8x
Datenmodi

Simplex (nur TX, nur RX)

Duplex (TX/RX-Shared PHY, gleiche Datenraten)

Simplex (nur TX, nur RX)

Duplex (TX/RX-Shared PHY, gleiche Datenraten)

Dual Simplex (TX/RX – unabhängiger PHY, unterschiedliche Datenraten)
JESD204B Max. Datenrate 19,2 Gbit/s 20 Gbit/s 17,1 Gbit/s 20 Gbit/s 20 Gbit/s 12,5 Gbit/s
Lanes 1-8x 1-8x 1-4x
Datenmodi

Simplex (nur TX, nur RX)

Duplex (TX/RX-Shared PHY, gleiche Datenraten)

Simplex (nur TX, nur RX)

Duplex (TX/RX-Shared PHY, gleiche Datenraten)

Dual Simplex (TX/RX – unabhängiger PHY, unterschiedliche Datenraten)
Hinweis: Detaillierte IP-Informationen finden Sie in den entsprechenden IP-Benutzerhandbüchern im Abschnitt Dokumentation.
Alles anzeigen Weniger anzeigen
IP-Protokoll Agilex ™ 7 FPGA (E-Tile)

Agilex ™ 7 FPGA (F-Tile)

Agilex™ 9 FPGA (F-Tile)
JESD204C AN 960: Interoperabilitätsbericht mit ADI AD9081 MxFE* ADC AN 876: Interoperabilitätsbericht mit ADI AD9081 Mx FE* ADC

AN 976: Interoperabilitätsbericht mit ADI AD9081 MxFE* DAC
Alles anzeigen Weniger anzeigen
IP-Protokoll Agilex ™ 7 FPGA (E-Tile)

Agilex ™ 7 FPGA (F-Tile)

Agilex™ 9 FPGA (F-Tile)

 Agilex™ 5 FPGA (GTS)
JESD204C E-Tile JESD204C FPGA IP – Benutzerhandbuch F-Tile JESD204C FPGA IP Benutzerhandbuch GTS JESD204C FPGA IP – Benutzerhandbuch
E-Tile JESD204C Agilex 7 Designbeispiel Benutzerhandbuch F-Tile JESD204C FPGA IP Designbeispiel Benutzerhandbuch GTS JESD204C FPGA IP Designbeispiel Benutzerhandbuch
Versionshinweise für E-Tile JESD204C FPGA IP F-Tile JESD204C FPGA IP – Versionshinweise Versionshinweise GTS JESD204C FPGA IP
JESD204B E-Tile JESD204B FPGA IP – Benutzerhandbuch F-Tile JESD204B FPGA IP – Benutzerhandbuch GTS JESD204B FPGA IP – Benutzerhandbuch
E-Tile JESD204B Agilex 7 Designbeispiel Benutzerhandbuch F-Tile JESD204B FPGA IP Designbeispiel Benutzerhandbuch GTS JESD204B FPGA IP Designbeispiel Benutzerhandbuch
Versionshinweise für E-Tile JESD204B FPGA IP Versionshinweise für F-Tile JESD204B FPGA IP Versionshinweise für GTS JESD204B FPGA IP
Alles anzeigen Weniger anzeigen

Bestellcodes und Preise

Nach dem Erwerb der Lizenz für die JESD204 FPGA IP Suite können Sie die Lizenz über das Self-Service Licensing Center.

Weitere Informationen finden Sie im Licensing Support Center

Intellectual Property Bestellcode Primär Erneuerungs-
JESD204 FPGA IP Suite
 Primär: IPS-JESD204
Erneuerung: IPSR-JESD204

Digikey

Mouser

Arrow

Digikey

Mouser
Hinweis: Der Kauf und die Erneuerung der JESD204 FPGA IP Suite umfassen die folgenden IP-Lizenzen: IP-JESD204C, IP-JESD204C-FTILE, IP-JESD204B, IP-JESD204B-FTILE
Alles anzeigen Weniger anzeigen

Weitere Ressourcen

IP finden

Finden Sie den richtigen Altera® FPGA IP-Core für Ihre Anforderungen.

Technischer Support

Für technischen Support zu diesem IP-Core besuchen Sie bitte Support-Ressourcen oder Intel® Premium-Support. Außerdem können Sie in dieser Funktion im Wissenscenter und in den Communities nach verwandten Themen suchen.

IP-Evaluierung und -Kauf

Bewertungsmodus und Informationen für den Kauf von Altera® FPGA IP-Cores.

IP Base Suite

Kostenlose Lizenzen für Altera® FPGA IP-Cores mit einer aktiven Lizenz für Quartus® Prime Standard oder Pro Edition Software.

Designbeispiele

Designbeispiele und Referenzdesigns für Altera® FPGA-Geräte herunterladen.

Vertrieb kontaktieren

Kontaktieren Sie den Vertrieb, wenn Sie Anforderungen an die Entwicklung und Beschleunigung von Altera® FPGA-Produkten haben.

Mehr anzeigen Weniger anzeigen
Produkte vergleichen