Die Beispiele in den Tabellen 1 bis 5 zeigen verschiedene Funktionen der MAX II und MAX CPLD-Produktreihen mit geringem Energieverbrauch, die Quartus® II oder MAX+PLUS® II Software verwenden. Weitere Informationen zu den verschiedenen Design-Eingabemethoden finden Sie in den Hilfedateien in der Software Quartus II oder MAX+PLUS II.
Diese Designbeispiele sind nur für Intel® FPGA Geräte gedacht. Die Beispiele werden auf "as-is"-Basis bereitgestellt und haben keine Garantien.
Jedes Designbeispiel in Tabellen 1 bis 3 enthält Folgendes:
- Quellcode in Verilog
- Testbench in Verilog
- Quartus II Web Edition Softwareversion Version 6.0 Projektdateien und Programmdateien für das MDN B2 oder MDN B3 Demo-Mainboard (die Logikkomponente (LE) und I/O-Ressourcen, die in Tabellen 1 bis 3 angezeigt werden, werden von Designkompilierungen mit Quartus II Softwareversion 7.2 abgeleitet)
- ModelSim* 6.1d Web Edition Software-Projektdatei mit Testbench, Wave-Image-Dateien
- Simulationsdatei für große Simulationen nicht enthalten
- Dokumentation
Weitere Beispiele finden Sie auf der Seite MAX II Referenzdesigns .
Tabelle 1. MAX II, MAX® IIG und MAX® IIZ Pin/Port-Erweiterung und Bridging-Designbeispiele
| Designname |
Design-Dateien für die Beschreibung | |
|---|---|---|
| AN 494: GPIO-Pin-Erweiterung mit I2C Bus Interface in MAX II CPLDs (PDF) | Allzweck-I/O-Erweiterung überdie I2-C-Schnittstelle(Ressourcenauslastung: 18 I/Os und ~61 LEs) | Herunterladen (ZIP) |
| AN 484: SMBus für GPIO-Pin-Erweiterung in MAX II CPLDs (PDF) | Allzweck-I/O-Erweiterung über die SMBus-Schnittstelle (Ressourcenauslastung: 18 I/Os und ~87 LEs) | Herunterladen (ZIP) |
| AN 487: SPI to I2S mit MAX II CPLDs (PDF) | Brücke zwischen Geräten mit SPI-Schnittstelle und I2-S-Bus (Ressourcenauslastung: 8 I/Os und ~286 LEs) | Herunterladen (ZIP) |
| AN 486: SPI zu I2C mit MAX II CPLDs (PDF) | Steuert den Datenfluss zu Audiogeräten auf MAX II Referenzdesignsan I2C-Bus über die SPI-Schnittstelle (Ressourcenauslastung: 6 I/Os und ~102 LEs) |
Herunterladen (ZIP) |
Tabelle 2. Beispiele für MAX II, MAX IIG und MAX IIZ-Schnittstelle oder Steuerungsdesign
Designname |
Design-Dateien für die Beschreibung | |
|---|---|---|
| AN 509: Multiplexing-SDIO-Geräte mit MAX II CPLDs (PDF) | Implementierung eines SDIO-Multiplexers über die I2C-Schnittstelle (Ressourcenauslastung: 9 I/Os & ~34 LEs) | Herunterladen (ZIP) |
| AN 492: CF+ Interface MAX II CPLDs (PDF) | Implementiert eine kompakte Flash-Schnittstelle (Ressourcenauslastung: 45 I/B und ~119 LEs) | Herunterladen (ZIP) |
| AN 495: IDE/ATA-Controller mit MAX II CPLDs (PDF) | Implementiert einen IDE-Controller (Ressourcenauslastung: 89 I/Os und ~134 LEs) | Herunterladen (ZIP) |
| AN 497: LCD-Controller mit MAX II CPLDs (PDF) | Implementiert einen LCD-Controller (z. B. Opstack 16 x 2-Punkt-Matrix-LCD-Modul, und kann auf andere LCD-Module ausgeweitet werden) (Ressourcenauslastung: 46 I/Os und ~211 LEs) | Herunterladen (ZIP) |
| AN 499: Mobile SDRAM-Schnittstelle mit MAX II CPLDs (PDF) | Implementiert eine Schnittstelle zu mobilen DRAM-Geräten (Ressourcenauslastung: 85 I/Os und ~138 LEs) | Herunterladen (ZIP) |
| AN 500: NAND-Flash-Memory-Interface mit MAX II CPLDs (PDF) | Implementiert eine Schnittstelle zu NAND-Flash-Geräten (Ressourcenauslastung: 13 I/Os und ~11 LEs) | Herunterladen (ZIP) |
| AN 502: Implementierung eines SMBus-Controller-MAX II CPLDs (PDF) | Implementiert einen SMBus-Controller (Ressourcenauslastung: 24 I/Os und ~896 LEs) | Herunterladen (ZIP) |
| AN 485: Serial Peripheral Interface (SPI) Host in MAX II CPLDs (PDF) | Implementiert SPI Host (Ressourcenauslastung: 25 I/Os und ~68 LEs) | Herunterladen (ZIP) |
| AN 488: Motorcontroller für MAX II CPLDs (PDF) | Implementiert einen Hub-Motorcontroller (Ressourcenauslastung: 8 I/Os und ~59 LEs) | Herunterladen (ZIP) |
| AN 489: Einsatz des UFM in MAX II Geräten (PDF) | Zugriff auf MAX II Benutzer-Flashspeicher über eine I2C-Schnittstelle (Ressourcenauslastung: 4 I/Os und ~124 LEs) | Herunterladen (ZIP) |
Tabelle 3. Beispiele für MAX II, MAX IIG und MAX IIZ Power Management und verschiedene Logikdesigns
| Designname |
Design-Dateien für die Beschreibung | |
|---|---|---|
| AN 491: Automatischer Start mit MAX II CPLDs (PDF) | Spart Energie, indem der dynamische MAX II-Betrieb automatisch gestartet und gestoppt wird (Ressourcenauslastung: 8 I/Os und ~45 LEs) | Herunterladen (ZIP) |
| AN 493: I2C Battery Gauge Interface using MAX II CPLDs (PDF) | Fernüberwachung des Akkustands anhand der I2C Schnittstelle (Ressourcenauslastung: 34 I/Os und ~107 LEs) | Herunterladen (ZIP) |
| AN 496: Einsatz der internen Technik bei MAX II CPLDs (PDF) | Verwendet den MAX II Benutzer-Flash-Speicherblock als Taktquelle (Ressourcenauslastung: 17 I/Os und ~41 LEs) | Herunterladen (ZIP) |
| AN 498: LED Blinken mit Auto Stop und Auto Start in MAX II CPLDs (PDF) | Blinken Sie LEDs mithilfe von Auto Start- und Auto-Stop-Funktionen (Ressourcenauslastung: 3 I/Os und ~20 LEs) | Herunterladen (ZIP) |
| AN 501: Modulator für die Pulsbreite mit MAX II CPLDs (PDF) | Implementiert Modulation der Pulsbreite mit dem MAX II User Flash Memory Block (Ressourcenauslastung: 8 I/Os und ~52 LEs) | Herunterladen (ZIP) |
| AN 490: MAX II CPLDs als Voltage Level Shifter (PDF) | Implementiert die in einer Gemischtspannungsumgebung erforderliche Verlagerung des Spannungspegels (Ressourcenauslastung: 16 I/Os und 0 LEs) | Herunterladen (ZIP) |
Tabelle 4. Andere MAX II CPLD-Designbeispiele
| Dokumente zur Beschreibung des Designnamens | ||
|---|---|---|
| Programmier-CFI-Flash und Konfiguration FPGAs | Verwendet den parallelen MAX II Flash-Loader, um CFI-Flashgeräte zu programmieren oder FPGAs | AN 386: Einsatz des Parallel Flash Loader mit der Quartus II Software (PDF) |
| LED-Treiber | Implementiert LED-Treiber in MAX II CPLDs | AN 286: Implementierung von LED-Treibern in MAX und MAX II Geräten (PDF) |
| Energieverwaltungscontroller | Verwendet eine MAX II CPLD für die Energieverwaltung in tragbaren Anwendungen | AN 422: Energieverwaltung in tragbaren Systemen mit MAX II CPLDs (PDF) |
Die MAX II und MAX CPLD-Designbeispiele in Tabelle 5 werden nach Funktionalität gruppiert. Klicken Sie auf die Designeingabemethode, um das Designbeispiel zu sehen.
Tabelle 5. Beispiele für MAX II und MAX CPLD-Design
Busse und I/O-Funktionen |
Designeingabemethode |
|---|---|
Analoger Tastatur-Encoder |
Grafikeditor |
Mikrocontroller-I/O-Expander |
|
16 x 16 Crosspoint-Switch |
|
Angepasster 4-Port-Crosspoint-Switch |
|
Parameterisierter Tri-State-Bus (lpm_bustri) |
AHDL |
Tri-State-Busse, die mit einem bidirektionalen Bus verbunden sind |
AHDL |
Tri-State-Busse, die in einen Multiplexer umgewandelt werden |
AHDL |
Tri-State-Busse in Intel FPGA Geräten |
Grafikeditor |
Tri-State-Instanziierung |
|
Bidirektionaler Bus |
|
Bidirektionale Stiftkontakte |
|
Logik |
Designeingabemethode |
Parameterisierter Multiplexer (lpm_mux) |
AHDL |
Instanziierung eines DFFE |
|
Instanziierung eines DFF mit (lpm_dff) |
|
Register für lineares Feedback-Shift |
Grafikeditor |
Synchrone Zustandsmaschine |
|
Arithmetische Funktionen |
Designeingabemethode |
Parameterisierter Zähler (lpm_counter) |
AHDL |
Verhaltenszähler |
|
Carry Look-Ahead Adder |
|
Ripple-Carry Adder |
|
Down-Counter |