Verilog HDL: Tri-State-Instanziierung

author-image

Von

Dieses einfache Beispiel zeigt, wie Sie einen Tri-State-Puffer in Verilog HDL mit dem Schlüsselwort bufif1 instanziieren. Der Ausgabetyp ist tri. Der Puffer wird von bufif1 mit dem Variablennamen b1 instanziiert.

Weitere Informationen zum Einsatz dieses Beispiels in Ihrem Projekt finden Sie im Abschnitt Verwendung von Verilog HDL-Beispielen auf der Verilog-Webseite.

tristate.v

Modul Tristate (in, oe, out);

    Eingabe   in, oe;  Ausgabe;
    Tri     out;

    bufif1  b1(out, in, oe);

Endmodule

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.