XAUI PHY Intel® FPGA IP
Mit dem XAUI PHY Intel® FPGA IP Kern können Sie auf einfache Weise Systeme mit einer 10G Ethernet-Verbindung mit sehr hohem Durchsatz aufbauen. Dieser XAUI PHY zusammen mit einem 10GbE Media Access Control (MAC) IP Kern ermöglicht einem Intel® FPGA die Anbindung an ein 10GbE-Netzwerk über eine Vielzahl von externen Geräten, einschließlich eines 10GbE PHY-Geräts oder eines optischen Transceiver-Moduls.
V-Series Transceiver PHY IP Kern Benutzerhandbuch lesen ›
Intel® Stratix® 10 L- und H-Tile Transceiver PHY Benutzerhandbuch lesen ›
Intel® Arria® 10 Transceiver PHY Benutzerhandbuch lesen ›
Intel® Cyclone® 10 GX Transceiver PHY Benutzerhandbuch lesen ›
XAUI PHY Intel® FPGA IP
Sie können den XAUI PHY in Hardsilicon in 65-nm- und 40-nm-FPGAs von Intel mit Serial Transceivern implementieren, die schneller als 3 Gbit/s sind. Die PHY Management-Funktionen werden in Soft IP implementiert. In Intel 20 nm FPGA Familien und darüber hinaus kann ein XAUI PHY in Soft IP implementiert werden.
Funktionsmerkmale
- Komplette 10G-Ethernet (XAUI) PHY Lösung für 4 serielle externe Schnittstellen mit 3,125 Gbit/s
- PHY bestehend aus 10GBASE-X Physical Coding Sublayer (PCS), Physical Medium Attachment (PMA), XGMII Extender Sublayer (XGXS), 10G Ethernet (XAUI) und PHY Management-Funktionen
- Direkte Schnittstelle mit Intel® FPGA 10GbE MAC für eine Komplettlösung
- Direkte Standardverbindung XAUI PHY (4x 3,125 Gbit/s) für Chip-to-Chip-, Chip-to-Optical-Module-, Chip-to-PHY-Gerät-, Backplane- und kurze Kabelanwendungen
- PHY, integriert in Hartsilicon in Intel Geräten mit Serial Transceivern über 3 Gbit/s; auch Soft XAUI PCS verfügbar in Stratix® IV, Stratix® V und Arria® V FPGAs mit Serial Transceivern
- Unterstützung für Dynamic Partial Reconfigurable I/O (DPRIO) bei Serial Transceivern, um während des Betriebs eine Anpassung an verschiedene XAUI Kanaleigenschaften und -Geräte zu ermöglichen
- Implementieren der standardmäßigen Ethernet XAUI PHY Funktionen: Daten- und Steuerbits 8b/10b-Codierung/Decodierung und Synchronisierung pro Lane, Datenserialisierung/Deserialisierung (SERDES) zu und von 4x 3,125 Gbit/s Leitung, Empfänger mit Vier-Daten-Lane-Abstimmung, Deskew und Ausrichtung von vier Lanes, Abgleich der Empfängerrate zur Taktfrequenzkompensation
- Lokaler serieller Loopback vom Sender zum Empfänger am Serial Transceiver des Geräts für Selbsttests
- Leistungsstarke interne Systemschnittstellen
- Intel® FPGA Avalon® Streaming (Avalon-ST) SDR XGMII, 72 Bit bei 156,25 Mbit/s für die Datenübertragung
- Intel® FPGA Avalon® Memory-Mapped (Avalon-MM) 32 Bit für Agentenverwaltung
Links zum Thema
Dokumentation
Weitere Ressourcen
IP finden
Finden Sie den richtigen Intel® FPGA IP-Core für Ihre Anforderungen.
Technischer Support
Für den technischen Support zu diesem IP-Core besuchen Sie bitte die Support-Ressourcen oder die Intel® Premium-Unterstützung. Außerdem können Sie in der Wissensdatenbank und in den Communities nach verwandten Themen suchen.
IP-Evaluierung und -Kauf
Bewertungsmodus und Informationen für den Kauf von Intel® FPGA IP-Cores.
Design von Intel® FPGA IP
Weitere Informationen über das Design von Intel® FPGA IP, einer großen Auswahl an serienmäßigen Kernen, die für Intel® FPGA IP optimiert sind.
IP Base Suite
Kostenlose Lizenzen für Intel FPGA IP-Cores mit einer aktiven Lizenz für Intel® Quartus® Prime Standard oder Pro Edition Software.
IOP-Prüfung
Intel vergibt die Interoperabilitätszertifizierung oder IOP-Zertifizierung an verifizierte Intel FPGA IPs oder IP-Cores von Mitgliedern des Intel FPGA Design Solutions Network.
Intel® FPGA Partner IP
Katalog nach Intel® FPGA Partnern für IP-Cores im Intel® Solutions Marketplace durchsuchen.
Designbeispiele
Designbeispiele und Referenzdesigns für Intel® FPGA-Geräte herunterladen.
IP-Zertifikationen
Intel ist bestrebt, IP-Cores bereitzustellen, die reibungslos mit Intel® FPGA-Tools oder Schnittstellenspezifikationen zusammenarbeiten.
Vertrieb kontaktieren
Kontaktieren Sie den Vertrieb, wenn Sie Anforderungen an die Entwicklung und Beschleunigung von Intel® FPGA-Produkten haben.