Aufgrund eines Problems in der Quartus® II Softwareversion 14.0 Intel® Arria® 10 FPGA Edition können Verletzungen bei "Small Hold" angezeigt werden. Diese treten aufgrund des schnellen Routings des Intel Arria 10 Geräts auf.
Um dieses Problem zu umgehen, müssen Sie die Halteanforderung während der Ausführung Ihres Designs überfordern, indem Sie Den Synopsys Design Constraints (die folgenden Einschränkungen hinzufügen. SDC)-Datei:
set quartus_exe $::TimeQuestInfo(nameofexecutable)
if { $quartus_exe == "quartus_fit" } {
post_message info "Over constraining hold" (Beschränkungen halten)
set_clock_uncertainty 0.20 –add –hold –enable_same_physical_edge \
-from [get_clocks {clk}] –to [get_clocks {clk}]
}
Dadurch erhält der Teilnehmer eine schärferen Anforderung, während er dennoch die richtige Halteanforderung für das Abmelde-Timing verwendet.
Diese Einschränkung sollte nur hinzugefügt werden, wenn sie benötigt wird, und nicht global, und kann auch auf bestimmte Pfade und nicht auf ganze Clock-Domains angewendet werden. Wenn dies Ihre Halteverstöße nicht behebt, können größere Werte die nicht zulässigen Pfade überfordern.