Wie gehe ich mit Verstößen gegen die Haltezeit für Pfade vor, bei denen das Zielregister in einem dedizierten DSP-Block in Arria®-V-Geräten implementiert ist?

Aufgrund eines Problems in der Quartus® II-Softwareversion 13.1 und früheren Versionen kann es zu Halteverletzungen in Arria®-V-Designs für Pfade kommen, bei denen das Quellregister mit einem Standard-Kernregister und das Zielregister als dediziertes DSP-Eingaberegister implementiert ist.

Um dieses Problem zu umgehen, schränken Sie die Halteanforderungen während des Anpassungsprozesses ein, indem Sie diese Einschränkung zu Ihrer Synopsys Design Constraints-Datei (.sdc) hinzufügen:

if {($::quartus(nameofexecutable) == "quartus_map") || ($::quartus(nameofexecutable) == "quartus_fit")} {
set_min_delay -from [get_keepers {<sourece register>}] -to [get_keepers {<destination register>}] 0.1
}

Wenn die festgestellten Verstöße größer als 100 ps sind, kann der Überbeschränkungswert erhöht werden.

Dieses Problem wurde ab dem Start der Quartus® II-Softwareversion 13.1.2 behoben