Artikel-ID: 000075569 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 03.03.2015

Wie gehe ich mit Verstößen gegen die Haltezeit für Pfade vor, bei denen das Zielregister in einem dedizierten DSP-Block in Arria®-V-Geräten implementiert ist?

Umgebung

    Intel® Quartus® II Software
    DSP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Quartus® II-Softwareversion 13.1 und früheren Versionen kann es zu Halteverletzungen in Arria®-V-Designs für Pfade kommen, bei denen das Quellregister mit einem Standard-Kernregister und das Zielregister als dediziertes DSP-Eingaberegister implementiert ist.

Lösung

Um dieses Problem zu umgehen, schränken Sie die Halteanforderungen während des Anpassungsprozesses ein, indem Sie diese Einschränkung zu Ihrer Synopsys Design Constraints-Datei (.sdc) hinzufügen:

if {($::quartus(nameofexecutable) == "quartus_map") || ($::quartus(nameofexecutable) == "quartus_fit")} {
set_min_delay -from [get_keepers {<sourece register>}] -to [get_keepers {<destination register>}] 0.1
}

Wenn die festgestellten Verstöße größer als 100 ps sind, kann der Überbeschränkungswert erhöht werden.

Dieses Problem wurde ab dem Start der Quartus® II-Softwareversion 13.1.2 behoben

Zugehörige Produkte

Dieser Artikel bezieht sich auf 4 Produkte

เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Arria® V GT
Arria® V SX SoC-FPGA
Arria® V ST SoC-FPGA

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.