Wenn Sie ALTLVDS_RX im externen PLL-Modus mit aktiviertem DPA in den Quartus® II-Softwareversionen 12.1 und höher verwenden, erhalten Sie einen Fehler bei der Analyse und Synthese, wie unten gezeigt:
Fehler: SERDES DPA Blockknoten \'lvds_rx:lvds_rx_inst0|altlvds_rx:ALTLVDS_RX_component|lvds_rx_lvds_rx:auto_generated|lvds_rx_dpa3\' ist am Port \'DPACLKIN\' nicht richtig angeschlossen. Er muss mit einem der unten aufgeführten gültigen Ports verbunden sein.
Info: Kann mit dem PHOUT-Port von arriav_pll_dpa_output WYSIWYG verbunden werden
Info: Kann mit dem OUTCLK-Port von generic_pll WYSIWYG verbunden werden
Dies betrifft Arria®-V- und Stratix®-V-Geräte.
Ändern Sie Ihr Design, wenn Sie die ALTLVDS_RX-Megafunktion im externen PLL-Modus mit aktiviertem DPA verwenden, indem Sie dieses Anleitungsdokument und die Datei example-project.zip herunterladen.
Zunächst müssen Sie die Schritte für die Implementierung von ALTLVDS_RX und ALTLVDS_TX mit dem externen PLL-Modus ausführen, wie in der entsprechenden Lösung unten beschrieben.