Dieser Fehler kann in der Quartus® II-Softwareversion 13.1 und höher auftreten, wenn die ALTLVDS_RX IP mit externer Altera_PLL und aktivierter dynamischer Phasenausrichtung (DPA) mit mehr als zwei Kanälen in Arria®-V-Geräten implementiert wird.
Um dieses Problem zu umgehen, führen Sie zunächst die Schritte zum Implementieren von ALTLVDS_RX und ALTLVDS_TX mit dem externen PLL-Modus aus, wie in den entsprechenden Lösungen beschrieben.
Dann, nach dem Ausführen von Analyse und Synthese in der Quartus II-Software, kopieren Sie das lvds_rx_lvds_rx Modul aus dem Inhalt der Datei db/lvds_rx_lvds_rx.v in die lvds_rx.v-Datei.
Dadurch wird das Modul lvds_rx_lvds_rx in die lvds_rx.v-Datei eingefügt.
Stellen Sie sicher, dass alle Vorkommen von rx_dpaclock 8 Bit sind und alle Verbindungen von rx_dpaclock korrekt sind.
Zum Beispiel
.dpaclkin(rx_dpaclock),
Statt:
.dpaclkin({8{rx_dpaclock}}),