Bei der Verwendung des PLL-Neukonfigurationscontrollers Intel® FPGA IP mit der AltLVDS-Intel® FPGA IP im externen PLL-Modus, in der Quartus® II Softwareversion 14.0, bei Verwendung von Arria® V-, Cyclone® V- und Stratix® V-Geräten ist ein bekanntes Problem aufgetreten.
Nachdem Sie das Design kompiliert und erweitert haben, können Sie feststellen, dass der Arbeitszyklus für den im Timing Analyzer gemeldeten C1-Zähler nicht mit der in der entsprechenden Lösung für eine benutzerdefinierte Datenrate beschriebenen Berechnung übereinstimmt.
Um dies zu umgehen, muss der PLL-Rekonfigurationscontroller von der externen PLL-IP getrennt werden, die die AltLVDS-Intel FPGA IP treibt.
Dieses Problem wird voraussichtlich in einer zukünftigen Version der Intel® Quartus®-Software behoben.