Agilex™ 7 FPGA Development Kit der I-Reihe (2 x R-Tiles und 1 x F-Tile)
Das Entwicklungskit der Agilex™ 7 FPGA I-Reihe bietet eine komplette Prototyp- und Referenzplattform für Designs mit Vernetzung für PCI Express (PCIe) 5.0, Compute Express Link (CXL) oder 400G Ethernet.
Weitere Informationen zu Geräten der Agilex™ 7 FPGA I-Reihe ›
Verwenden Sie dieses Agilex™ 7 FPGA Development Kit der I-Reihe für Folgendes:
- Entwicklung und Tests von PCIe 5.0 x16-Designs (bis zu 32 GT/s pro Lane) mit dem PCI-Express-konformen Entwicklungs-Mainboard unter Verwendung geeigneter IP von Altera oder Drittanbietern*.
- Entwicklung und Tests von CXL v1.1/2.0 x16-Designs mit geeigneter IP von Altera oder Drittanbietern.
- Entwickeln und testen Sie Highspeed-Ethernet (bis zu einer Gesamtbandbreite von 400G) mit geeigneter IP von Altera oder Drittanbietern.
- Verbindung zu Tochterkarten über MCIO-Anschluss/Kabel für zusätzliche Konnektivität oder Arbeitsspeicheroptionen (nicht im Lieferumfang enthalten. Wenden Sie sich wegen weiterer Einzelheiten an Intel.).
* Der Altera® FPGA CXL IP wird separat lizenziert. Wenden Sie sich an Ihren Altera Vertriebsmitarbeiter vor Ort, um Einzelheiten zu IP-Varianten und Preisen zu erhalten.
Tabelle 1: Bestellinformationen
Bestellcode | Verfügbarkeit von Distributoren prüfen | Agilex™ 7 FPGA Komponente der I-Reihe |
---|---|---|
DK-DEV-AGI027-RA (Produktions-Kit) (Energieversorgung 2) |
AGIB027R29A1E1VB |
Tabelle 2. Development Kit – Inhalt und Funktionen
Was wird mitgeliefert? | |
---|---|
Board | Agilex™ 7 FPGA Entwicklungs-Mainboard der I-Reihe, bestückt mit Agilex™ 7 FPGA I-Reihe, 2700 KLE, 2957A-Gehäuse |
Endgerät |
AGIB027R29A1E2VR3 oder AGIB027R29A1E1VB |
Format |
PCIe-5.0-x16-Card-Edge mit Goldkontakten, verbunden mit R-Tile-Transceivern PCIe-AIC-Formfaktor: ¾ Länge, volle Höhe, doppelte Breite |
Merkmale und Anschlüsse |
Geeignet für PCIe-, CXL- oder PIPE-Modi 2x Standard-QSFP-DD-Cages (Quad-Small-Form-Factor-Pluggable-Double-Density-Cages), angeschlossen an F-Tile 2x MCIO-x8-Anschlüsse mit Schnittstelle zu anderem R-Tile (MCIO-Kabel und -Tochterkarten nicht im Lieferumfang enthalten) |
DDR-Speicher |
2x DDR4-DIMM-Sockel mit Unterstützung für Einkanal-DDR4-Modul (72 Bit, 1-DPC) 1x 16-GB-SR-DDR4-DIMM-Modul (im Lieferumfang des Kits enthalten) 2x 8-GB-SR DDR4-2666-Komponenten, auf Platine verlötet, 72 Bit pro Kanal |
(QSFP)-Käfige |
2x Standard-QSFP-DD-Käfige (Quad-Small-Form-Factor-Pluggable-Double-Density) |
Kabel und Adapter |
Aktiver Lüfter, AC-Adapter (Wechselstrom) und USB-Kabel |
Software | Beim Kauf des Kits ist eine einjährige Lizenz für die Designsoftware Quartus® Prime Pro Edition inkludiert. finden Sie unter Softwareinstallation und Lizenzierung . |
Tabelle 3. Dokumentation
Design-Dateien | Inhaltsbeschreibung |
---|---|
Benutzerhandbuch | Unterlagen zur Einrichtung des Development Kits und zur Verwendung der mitgelieferten Software (Quartus® Prime und Installationspaket). |
Installationspaket DK-DEV-AGI027RBES (v24.1 oder höher) DK-DEV-AGI027-RA/RA-B (v24.3.1 oder höher) |
Eine einzelne Installationsdatei enthält:
Laden Sie zunächst die Design-Dateien herunter und entpacken Sie sie. Installieren Sie dann das Board-Testsystem. Hinweis: Bitte beachten Sie KDB, wenn bei der Konfiguration mit Quartus® Prime Software v20.4 ein Timeout des JTAG-Servers auftritt |
Schaltplan | DK-DEV-AGI027R1BES |
Hinweis:
- Der Käufer bestätigt, dass er ein Produktentwickler, Softwareentwickler oder Systemintegrator ist, und erkennt an, dass es sich bei diesem Produkt um ein Evaluierungskit handelt, das nicht von der FCC autorisiert ist, ausschließlich zur Evaluierung und Softwareentwicklung zur Verfügung gestellt wird und nicht weiterverkauft werden darf.
Weitere Ressourcen
Design Store
Altera® FPGA-Designbeispiele stellen effiziente Lösungen für häufige Designprobleme bereit. Besuchen Sie den Design Store für Altera® FPGAs und RocketBoards.org, um mehr zu erfahren.
Support-Community
Finden Sie Lösungen, lesen Sie die Kommentare und tauschen Sie sich mit anderen Anwendern von Intel® Produkten auf der ganzen Welt aus.