VHDL: 2-Port-ROM

author-image

By

Dieses Beispiel beschreibt ein 256-Bit x 8-Bit Dual-Port-ROM-Design mit zwei Adressports für Leseoperationen in VHDL. Synthesetools können ROM-Designs im HDL-Code erkennen und je nach Gerätearchitektur automatisch den Altsyncram oder lpm_rom Megafunktionen ableiten.

Abbildung 1. Dual-Port-ROM-Top-Level-Diagramm.

Laden Sie die in diesem Beispiel verwendeten Dateien herunter:

Die Verwendung dieses Designs unterliegt den Bedingungen der Intel® Design Example Lizenzvereinbarung.

Tabelle 1. Auflistung der 2-Port-ROM-Ports

Beschreibung des Port-Namentyps
addr_a[7:0], addr_b[7:0] Eingabe 8-Bit-Lese-Adresseingaben für Port A und Port B
Clk Eingabe Takteingang
q_a[7:0], q_b[7:0] Ausgabe 8-Bit-Datenausgänge für Port A und Port B

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.