Warum liefert der Synopsys VCS*-Simulator falsche Simulationsergebnisse für Agilex™ 5 FPGAs?

Agilex™ 5 FPGAs unterstützen nicht den zweistufigen Synopsys VCS*-Ablauf (Kompilieren und Erarbeiten in einem Schritt und Simulieren im nächsten Schritt). Bei der Simulation eines Multi-IP-Designs mit dem Synopsys VCS-Simulator werden möglicherweise falsche Simulationsergebnisse angezeigt, wenn Sie alle Quelldateien der IP- und Quartus-Simulationsbibliothek® über eine einzige VCS-Befehlszeile angeben, run_vcs.

Führen Sie die folgenden Schritte aus, um den Synopsys VCS*-Simulator mit VCS MX-Flow zu verwenden:

1. Erstellen von Design-Bibliotheken mit dem Befehl mkdir
2. Kompilieren Sie alle Quelldateien der IP- und Quartus-Simulationsbibliothek® mithilfe von vlogan- oder vhdlan-Befehlen in ihre jeweiligen Bibliotheken
3. Erarbeiten Sie das Top-Level-Design mit dem vcs-Befehl , ohne die in Schritt 2 kompilierten Quelldateien anzugeben
4. Simulieren Sie Ihr Design mit der generierten ausführbaren simv-Datei

Die oben genannten Schritte werden manchmal als VCS- oder VCS MX-Dreischrittablauf bezeichnet (Kompilieren in einem Schritt, Erarbeiten im nächsten Schritt und Simulieren im letzten Schritt).

Informationen zu den zu kompilierenden Bibliotheksdateien, Befehlsbeispielen und Befehlsargumenten finden Sie im vom Platform Designer generierten VCS MX-Simulations-Setup-Skript (/synopsys/vcsmx/vcsmx_setup.sh).

Wenn Sie zuvor das vom Platform Designer generierte VCS-Simulations-Setup-Skript (/synopsys/vcs/vcs_setup.sh) verwendet haben, wechseln Sie zur Verwendung des vom Platform Designer generierten VCS MX-Simulations-Setup-Skripts (/synopsys/vcsmx/vcsmx_setup.sh).

Weitere Richtlinien zum Einbinden der generierten Synopsys VCS MX-Simulationsskripte zur Verwendung in ein Projektsimulationsskript der obersten Ebene finden Sie im Quartus® Prime Pro Edition-Benutzerhandbuch: Simulation von Drittanbietern .