Artikel-ID: 000092534 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 05.09.2023

Fehler (19021): Für verschiedene IP-Dateien wird derselbe Dateiname "ninit_done_ip" verwendet. Ein und derselbe Name kann nicht für mehr als eine IP-Datei verwendet werden. Schließen Sie nur die .ip-Datei direkt ein, nicht die .qip oder .qsys.

Umgebung

Unix

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.3 kann der obige Fehler angezeigt werden, wenn Sie das Upgrade-Tool zur automatischen Aktualisierung von Reset Release Intel® FPGA IP für Configuration via Protocol (CvP)-Designs verwenden, die auf die Intel Agilex® Geräte abzielen.

    Dies liegt daran, dass die Intel Quartus Prime Pro Edition Software Version 22.3 das Gegenstück in der .ip-Datei aus der .qip-Datei ableitet, um das Upgrade durchzuführen, was dazu führt, dass die neue .ip-Datei hinzugefügt wird und somit mit der alten .qip-Datei kollidiert. Daher gibt es verschiedene Versionen der .ip und .qip Dateien mit dem gleichen Namen.

    Lösung

    Um diesen Fehler zu umgehen, gehen Sie wie folgt vor:

    • Aktualisieren Sie die IP nicht. Gehen Sie dazu zu Extras>Optionen>IP-Einstellungen. Setzen Sie die IP-Regenerationsrichtlinie auf " Designdateien für IP-Cores niemals neu generieren" Oder:
    • Setzen Sie die QIP_FILE Zuweisung zurück auf die IP_FILE Zuweisung, die auf die richtige IP-Datei in der QSF-Datei verweist. Schließen Sie die .qip-Datei und die .ip-Datei mit demselben Namen nicht in die .qsf-Datei ein.

    Dieses Problem soll in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition-Software behoben werden.

    Weitere Informationen

    Der Reset-Release-Intel® FPGA IP, der dieses Problem verursacht hat, war eine optionale IP, die kein Upgrade erforderte, weshalb ein Upgrade im IP-Upgrade keine Konsequenzen hat.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.