Artikel-ID: 000092103 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 07.11.2023

Warum funktioniert der Lock-to-Reference (LTR)-Modus nicht für F-Tile PMA/FEC Direct PHY Intel® FPGA IP?

Umgebung

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 23.1 und früher kann der Lock-to-Reference (LTR)-Modus für F-Tile PMA/FEC Direct PHY Intel® FPGA IP nicht aktiviert werden.

Lösung

Es gibt keine Problemumgehung für PMA Typ FGT mit PAM4 und PMA Typ FHT mit PAM4/NRZ.
Es gibt jedoch eine Problemumgehung für den physischen Datenträgeranschluss (PMA) vom Typ FGT mit Non-Return-to-Zero (NRZ), um dieses Problem in der Intel® Quartus® Prime Pro Edition-Softwareversion 23.1 und früher zu vermeiden.

Die folgenden Schritte sind ein Beispiel für ein Signalspurdesign:

  1. Fügen Sie die folgenden QSF-Zuweisungen in die .qsf-Datei des Projekts ein:
  • set_instance_assignment -name HSSI_PARAMETER "flux_mode=FLUX_MODE_BYPASS" -to rx_serial_data[0] -entity top

  • set_instance_assignment -name HSSI_PARAMETER "flux_mode=FLUX_MODE_BYPASS" -to tx_serial_data[0] -entity top

  • set_instance_assignment -name HSSI_PARAMETER "engineered_link_mode=ENABLE" -to rx_serial_data[0] -entity top

  • set_instance_assignment -name HSSI_PARAMETER "engineered_link_mode=ENABLE" -to tx_serial_data[0] -entity top

  • set_instance_assignment -name HSSI_PARAMETER "rx_adapt_mode=RX_ADAPT_MODE_STATIC_EQ" -to rx_serial_data[0] -entity top

Hinweis: Ersetzen Sie "rx_serial_data[0]" durch das Empfängersignal Ihres Designs.

Ersetzen Sie "tx_serial_data[0]" durch das Sendersignal Ihres Designs.

Ersetzen Sie "top" durch den Entitätsnamen der obersten Ebene Ihres Designs.

Für ein mehrspuriges Design sollten Sie die oben genannten 5 Zuweisungen für jede Spur haben.

2. Kompilieren und programmieren Sie Ihr Design neu.

3. Schreiben Sie über die Schnittstelle "Datenpfad Avalon® Speicherzuordnung" CSR rx_ignore_locked2data Register 0x818[0] mit dem Wert 1'b1

4. Behaupten Sie rx_reset

5. Schreiben Sie über die PMA Avalon Memory-Mapped-Schnittstelle die folgenden Register mit dem Wert 1'b1:

  • 0x41680[28]

  • 0x41680[24]

  • 0x41580[31]

  • 0x41580[30]

6. Deaktivieren Sie rx_reset

Dieses Problem wird in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs der I-Reihe

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.