Beschreibung
Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.2 und früher können Sie diesen internen Fehler bei der Kompilierung von Intel Agilex® 7 FPGA Designs sehen, die die LVDS SERDES-Intel® FPGA IP umfassen. Dieser Fehler tritt auf, wenn die Datenraten für die RX- und TX-Blöcke nicht gleich sind.
Lösung
Um dieses Problem zu umgehen, ändern Sie die Datenraten der RX - und TX-Blöcke, damit sie beide gleich sind.
Dieses Problem wird ab Intel® Quartus® Prime Pro Edition Software Version 22.3 behoben.