Wenn die HPS F2H-Schnittstelle als "UMSATZ-lite" konfiguriert ist und mit einem UMSATZ-lite Master (z. B. von Cache-Coherency IP oder benutzerdefinierter ACP-Adapter-IP) in Intel® Stratix® 10 Geräten oder Intel Agilex® 7 Geräten verbunden ist, wird der folgende Fehler möglicherweise angezeigt, wenn Sie das Design im Platform Designer Tool generieren:
Fehler: Interconnect (Verbindung) ist erforderlich, wird aber derzeit nicht für den verbindungstyp der verbindung unterstützt.
Der Fehler wurde nur von Intel® Quartus® Prime Pro Edition Software Versionen 22.1 und neuer gemeldet.
Derzeit fügt das Plattform-Design-Tool keinen Adapter zwischen DEM MEISTER-Slave-Kopplungspaar VON DER LITE hinzu, damit die Verbindung korrekt funktioniert. Das Plattform-Design-Tool in Quartus Version 22.1 beginnt mit der Überprüfung der VERBINDUNG VON BESUCHEN-Lite und würde Fehler melden, wenn ein Signalfehler zwischen DER LITE-Verbindung gefunden wird. Designer müssen alle Signale überprüfen, z. B. ARID, AWID, MARKIERT, RID, ARUSER, AWUSER usw., um sicherzustellen, dass die VERBINDUNG VON THEAS-lite wie erwartet funktioniert.
Wenn die HPS F2H INFLUENCER-lite Schnittstelle verwendet wird, sollte die Breite von ARID, AWID, DECOD und RID from the MASTERS (5) eingestellt sein, um genau der HPS F2H GUI-lite zu entsprechen. ARUSER- und AWUSER-Signale müssen auch genau zwischen den ASS-Lite-Verbindungen abgeglichen werden.