Artikel-ID: 000091393 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 15.08.2023

Warum gibt niosv-stack-report während des Nios®-V-Build-Flows in RiscFree* IDE für Intel® FPGAs einen Fehler zurück?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 22.2 kann dieses Problem beim Erstellen der Nios® V Prozessor-Software in RiscFree* IDE für Intel® FPGAs auftreten.

    Die Fehlerbeschreibungen werden wie folgt angezeigt

    make: *** [Makefile:91: alle] Fehler 2

    make[1]: *** [CMakeFiles/Makefile2:156: CMakeFiles/niosv-stack-report.dir/all] Fehler 2

    make[1]: *** Warten auf unerledigte Aufträge....

    make[2]: *** [CMakeFiles/niosv-stack-report.dir/build.make:73: app.elf.stack_report] Fehler 127

    Das Dienstprogramm niosv-stack-report ist nur in der Intel® Quartus® Prime Pro Edition Software verfügbar. Die obige Fehlermeldung würde beim Erstellen der Anwendung auftreten, wenn:

    1. RiscFree* IDE für Intel® FPGAs wird als eigenständiges Entwicklungstool mit dem Intel® Quartus® Prime Programmer installiert
    2. RiscFree* IDE für Intel® FPGAs wird nicht über die Nios® V Befehlszeile gestartet
    Lösung

    Um dieses Problem in der Intel® Quartus® Prime Pro Edition Software Version 22.2 zu umgehen, führen Sie die folgenden Schritte in beliebiger Reihenfolge aus:

    • Sie können diesen Fehler ignorieren und wie gewohnt fortfahren. Die erforderlichen Softwarebuild-Dateien (z. B. .elf-Datei und .objcopy-Datei) werden erstellt und sind von diesem Fehler nicht betroffen
    • Starten Sie die RiscFree* IDE für Intel® FPGAs über die Nios® V Befehlszeile

    Dieses Problem wurde ab der Intel® Quartus® Prime Pro Edition Software Version 22.3 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs
    Intel® Arria® 10 FPGAs und SoC FPGAs
    เอฟพีจีเอ Intel® Cyclone® 10 GX
    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.