Artikel-ID: 000087042 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 20.05.2015

Einige 40- bis 100-GbE-IP-Core-100-GbE-Varianten mit geringerer als erwarteter Bandbreite aufgrund des falschen Wertes im IPG_COL_REM-Register

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Register für 40-100-GbE-IP-Kerne mit geringer Latenz IPG_COL_REM bei Offset-0x406 sollte den Wert 2000 in 100-GbE-Varianten haben und den Wert von 40 GbE in 40-GbE-Varianten. Das LL 40-100 GbE IP-Core v14.1 setzt dieses Register auf den Wert 4 in 100 GbE Varianten.

    Dieses Problem gilt für alle LL 100GbE IP-Kerne, für die Sie geben Sie eine Interpaket-Lücke im LL 40-100GbE Parametereditor an.

    Dieses Problem reduziert die Bandbreite des LL 100GbE IP-Kerns.

    Lösung

    Um dieses Problem zu beheben und die Interpacket-Lücke zu beheben schreiben Sie den Wert von 2000 in das IPG_COL_REM-Register . in Der LL-100-GbE-IP-Kern-Variation.

    Dieses Problem wurde in Version 15.0 der niedrigen Latenz 40 behoben. und 100-Gbit/s Ethernet-MAC- und PHY-IP-Kern.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.