Kritisches Problem
Beschreibung
Simulation für Designs, die den Nios II-basierten Sequencer verwenden kann bei der Generierung von VHDL-Ausgabe ausfallen.
Lösung
Die Problemumgehung erfordert, dass Sie die Einstellungen manuell ändern. bestimmte Dateien:
- Suchen Sie nach drei .vhd-Dateien mit
Dateinamen, die mit einer ähnlichen Zeichenkette wie folgt beginnen:
dut_dut_e0_if0_p0_qsys_sequencer_cpu_inst_jtag_debug_modulewo ist den Namen, den Sie für Ihr Projekt angegeben haben. - Öffnen Sie jede der drei Dateien in einem Texteditor und fügen Sie sie hinzu.
die folgenden zwei Zeilen zum Anfang jeder Datei:
library altera_mf; use altera_mf.altera_mf_components.all;