Beschreibung
Dieser Fehler kann auftreten, wenn Sie versuchen, eine Arria® V GZ oder Stratix® V Hard IP für PCI Express® für die Avalon® Memory Mapped Qsys-Komponente in VHDL zu kompilieren.
Dieses Problem ist auf ein Verilog HDL- zu VHDL-Konvertierungsproblem zurückzuführen.
Lösung
Kommentieren Sie die beiden beleidigenden tlbfm_out aus dem Top-Level-Wrapper in der Datei, die die altpcie_sv_hip_avmm_hwtcl-Komponente aufruft.
Dieses Problem wird voraussichtlich in einer zukünftigen Version der Quartus® II Software behoben.