Artikel-ID: 000086105 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 25.07.2017

Ist es möglich, SCL- und SDA-Ausfallzeiten des HPS I2C-Reglers unabhängig voneinander einzustellen?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Externe Speicherschnittstellen für Intel® Arria® 10 FPGA IP
  • Externe Speicherschnittstellen für Intel® Arria® 10 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Der HPS I2C-Controller unterstützt die konfigurierbare SCL- und SDA-Fallzeitfunktion.

    Lösung

    Informationen zur Implementierung der Konfiguration im Linux-Betriebssystem finden Sie unter dem Link: https://github.com/altera-opensource/linux-socfpga/commit/7d0429364bf0c0e69bf192362d85076e6ee9abd7.

    Der Designer kann die SCL- und SDA-Parameter für die Abfallzeit in der dts-Datei konfigurieren, z. B.:
    i2c-sda-falling-time-ns = <6000>; /* angehängt von Boardinfo */
    I2C-SCL-Falling-Time-ns = <6000>; /* angehängt von Boardinfo */

    Die konfigurierbaren Informationen zur SCL- und SDA-Fallzeit wurden dem technischen Referenzhandbuch für das Arria 10 Hard Prozessorsystem hinzugefügt.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 7 Produkte

    Cyclone® V SX SoC-FPGA
    Cyclone® V ST SoC-FPGA
    Cyclone® V SE SoC-FPGA
    Arria® V SX SoC-FPGA
    Arria® V ST SoC-FPGA
    Intel® Arria® 10 GT SoC-FPGA
    Intel® Stratix® 10 GT SoC-FPGA

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.