Artikel-ID: 000085808 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 29.10.2013

Wie kann ich die pulsierende avl_ready des UniPHY-DDR3-Controllers auf der Avalon-Schnittstelle reduzieren?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung Abhängig von der Art der Zugriffe auf die Avalon® Schnittstelle des Controllers können Sie den avl_ready Puls niedrig in einigen Situationen sehen, in denen dies nicht erwartet werden sollte. Dies tritt aufgrund der Art und Weise auf, wie die Avalon Schnittstelle funktioniert.
    Lösung Unten aufgeführt sind einige Vorschläge, die die Effizienz der Avalon Schnittstelle durch Minimierung verbessern können avl_ready Pulsierend niedrig bei Burst-Zugriffen.
    1. Erhöhen Sie den Wert des MegaWigabed-Parameters™ Command Queue Lookahead-Tiefe. Der Controller verwendet eine Open-Page-Richtlinie, bei der er versucht, Banken offen zu halten, um unnötige Vorladungen zu vermeiden und Zyklen zu aktivieren. In der Regel erfordert dies einen Wert für die Befehlswarteschlangen-Lookahead-Tiefe der Anzahl der Seiten, um gleichzeitig geöffnet zu bleiben, und mindestens 2 weitere für neue Befehle, die in den Controller gelangen. Beachten Sie, dass die Erhöhung dieses Parameters mehr FPGA Logikressourcen verwendet, und der zeitlichen Abschluss kann eine größere Herausforderung darstellen.
    2. Setzen Sie die MegaWistellige Parameter Memory Parameters -> Mode Register 1 -> Memory additive CAS Latenzoption auf Deaktiviert.
    3. Suchen Sie in der Top-Level-Variation-Datei des DDR3-UniPHY-Controllers die Parameter MAX_PENDING_WR_CMD und MAX_PENDING_RD_CMD. Ändern Sie diese Werte in 32 und regenerieren Sie den DDR3-Controller.
    4. Wenn Sie einen Half Rate Controller verwenden und Burst-Zugriffe der Größe 1 Avalon, um die Effizienz des Controllers zu verbessern, aktivieren Sie die Burst-Merge-Option.

    Weitere Informationen zur Avalon-Schnittstelle finden Sie in den Avalon-Schnittstellenspezifikationen.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 19 Produkte

    Cyclone® V SX SoC-FPGA
    เอฟพีจีเอ Cyclone® V GT
    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Cyclone® V GX
    เอฟพีจีเอ Stratix® V GT
    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Arria® V GZ
    Arria® V SX SoC-FPGA
    Cyclone® V ST SoC-FPGA
    Arria® V ST SoC-FPGA
    เอฟพีจีเอ Arria® V GX
    เอฟพีจีเอ Arria® V GT
    เอฟพีจีเอ Arria® II GZ
    Stratix® III FPGAs
    เอฟพีจีเอ Stratix® IV GX
    เอฟพีจีเอ Stratix® IV GT
    เอฟพีจีเอ Stratix® V E
    เอฟพีจีเอ Stratix® IV E
    Cyclone® V SE SoC-FPGA

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.