Artikel-ID: 000085660 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Kann ich dieCLK-Pin-Schnittstelle von Transceivern einem Allzweck-PLL in Stratix II GX und Stratix IV GX/GT-Geräten zuweisen?

Umgebung

    PLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Sie können die STECKDOSE-Pin von Transceivern als Eingangs-Takt einer allzweckigen PLL in Stratix® II GX und Stratix IV GX/GT Geräte, nur wenn Sie mindestens einen Transceiver-Kanal innerhalb des Blocks, der mit diesemCLK-Pin verbunden ist, instanziiert haben. Sie können einen Dummy-Transceiver-Kanal instanziieren, um diesenCLK-Pin zu verwenden und den Dummy-Transceiver-Kanal während des normalen Betriebs im Reset-Zustand zu halten.  

Diese Informationen gelten auch für andere GX/GT/GZ Gerätefamilien mit dedizierten Hochgeschwindigkeits-Transceivern/CLK-Pins.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 13 Produkte

เอฟพีจีเอ Stratix® II GX
เอฟพีจีเอ Stratix® IV GX
เอฟพีจีเอ Arria® II GZ
เอฟพีจีเอ Arria® II GX
เอฟพีจีเอ Stratix® IV GT
เอฟพีจีเอ Arria® V GT
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Arria® GX
Arria® V SX SoC-FPGA
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Stratix® V GS
Stratix® GX FPGA

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.