Ja. Bitte entfernen Sie die folgenden Einschränkungen für die Rx PCS-PCD-Pfade in der vom CPRI IP-Kern generierten SDC-Datei:
set_multicycle_path -from [get_clocks {*receive_pcs0|recoveredclk rxclk_div4 rxclk_div2}] -to [get_clocks rxclk] -setup -end 2
set_multicycle_path -from [get_clocks {*receive_pcs0|recoveredclk rxclk_div4 rxclk_div2}] -to [get_clocks rxclk] -hold -end 2
Fügen Sie dann die folgende Einschränkung in der SDC-Datei hinzu, die vom CPRI IP-Kern generiert wird:
Wenn {$::quartus(nomeofstackutable) == "quartus_fit"} {
set_min_delay von {*wire_receive_pcs0_dataoutfull*} zu {*|buf_wr_data*} 1.500
}
In CPRI IP Core v10.1 haben wir alle Multi-Zyklus-Einschränkungen in der SDC-Datei eliminiert und den RTL-Code mit aktualisierter SDC-Datei behoben.