Artikel-ID: 000085404 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 16.12.2013

Was ist der Zweck der HPS SoC-out1_n und out2_n Signale?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Beim Routing des Ausgangs des HPS UART zum FPGA werden zusätzliche Signale (out1_n und out2_n) erzeugt. Aufgrund eines Problems ist die Funktionalität von out1_n und out2_n nicht im Gerätehandbuch beschrieben

    Lösung

    Diese beiden Signale, out1_n und out2_n, sind benutzerdefinierte Ausgänge und können auf einen aktiven Tiefstpegel eingestellt werden, indem das OUT1- oder OUT2-Bit des Modem-Steuerregisters auf einen hohen Pegel programmiert wird. Ein Master-Reset-Vorgang setzt dieses Signal in seinen inaktiven (hohen) Zustand.

    Diese Informationen werden ab Version 15.1 des Gerätehandbuchs hinzugefügt.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    Arria® V SX SoC-FPGA
    Cyclone® V SE SoC-FPGA
    Cyclone® V ST SoC-FPGA
    Cyclone® V SX SoC-FPGA

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.