Beschreibung
Bei der Simulation der Hard IP für die PCI Express® 128-Bit-Avalon-MM-Schnittstelle in der Quartus® II-Softwareversion 14.0 und früher ist das zu testende Gerät (DUT) nicht in der Lage, Pakete vom Avalon-MM-Bus an den PCIe-Link zu übertragen.
Dieses Problem wird durch die falsche Breitendeklaration von Steuersignalen im Übertragungsdatenpfad verursacht. Die Steuersignale werden als 5-Bit deklariert, aber nur 4-Bit werden in der Testbench angesteuert. Das höchstwertige Bit wird nicht angesteuert und wird in der Simulation zu "x".
Lösung
Führen Sie die folgenden Schritte aus, um dieses Problem zu umgehen:
- Öffnen Sie die Datei altpciexpav128_cr_rp.v
- Finden Sie die Linien
- Draht [4:0] tx_low64_fifo_wrusedw
- Draht [4:0] tx_hi64_fifo_wrusedw
- Ändern Sie die Zeilen in
- Draht [3:0] tx_low64_fifo_wrusedw
- Draht [3:0] tx_hi64_fifo_wrusedw
Das Problem soll in einer zukünftigen Version der Quartus® II-Software behoben werden.