Beschreibung
Ja, die Transceiver CMU PLL kann Stratix® IV GX/GT, HardCopy® IV GX und Arria® II GX/GZ-Geräte nach der CMU PLL dynamischen Konfiguration im folgenden spezifischen Eckfall nicht blockieren.
- Verwenden von nicht dediziertenCLK-Pins für die Taktfrequenz der CMU PLL
- CLK-Pins von außerhalb des Transceiver-Blocks über eine ITB-Leitung
- Taktausgangsports von links/rechts GPLLs (PLL-Kaskadierung)
- Dedizierte CLK-Eingabestifte über das GCLK-Netzwerk
Und
- Festverdrahtung des ALTGX_RECONFIG MegaWistelliger® reconfig_mode_sel-Ports auf einen festen Wert von 3'b100 (CMU PLL-Neukonfigurationsmodus).
Dieses Problem wird in der Simulation nicht erkannt.
Dieses Problem ist in allen Quartus® II Softwareversionen bis zu Quartus II 10.1 vorhanden.
Um dieses Problem zu beheben, müssen Sie die Quartus II SoftwareVersion 10-1-SP1 installieren und Ihre ALTGX_RECONFIG Megawistelligd-Komponente neu generieren.