Artikel-ID: 000085093 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 16.02.2015

Wann setzt die PFL-IP (Parallel Flash Loader) das flash_nreset-Signal durch?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Das flash_nreset-Signal wird in einem der folgenden Fälle bestätigt:

(1) Das Gerät mit PFL-Design ist eingeschaltet oder konfiguriert.
(2) Das pfl_nreset-Eingangssignal wird bestätigt.
(3) Wenn der Quartus® II Programmierer zur Programmierung des Flash-Speichers verwendet wird, wenn der PFL-Programmiermodus aktiviert ist.

Wenn Sie flash_nreset durchsetzen möchten, setzen Sie die PFL mit pfl_nreset zurück.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 12 Produkte

Stratix® V FPGAs
Stratix® IV FPGAs
Stratix® III FPGAs
Intel® MAX® 10 FPGAs
MAX® V CPLDs
MAX® II CPLDs
Cyclone® V FPGAs und SoC FPGAs
Cyclone® IV FPGAs
Cyclone® III FPGAs
Intel® Arria® 10 FPGAs und SoC FPGAs
Arria® V FPGAs und SoC FPGAs
Arria® II FPGAs

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.