Artikel-ID: 000085061 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 29.06.2014

Warum werden X auf den reconfig_to_xcvr- und reconfig_from_xcvr Bussen zwischen meinem Reconfiguration Controller und Transceiver-PHYs in der Simulation von Stratix V-, Arria V- und Cyclone V Transceiver-Geräten angezeigt?

Umgebung

  • Simulation
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    X wird auf einigen Bits in der reconfig_to_xcvr und reconfig_from_xcvr Bussen zwischen dem Reconfiguration Controller und Transceiver PHYs in der Simulation von Stratix® V-, Arria® V- und Cyclone® V Transceiver-Geräten angezeigt. Diese Bits sind für zukünftige Nutzung reserviert und können sicher ignoriert werden.

    Wenn alle reconfig_to_xcvr oder reconfig_from_xcvr Linien X anzeigen, ist dies nicht normal. Die Konnektivität sollte zwischen dem Reconfiguration Controller und der Transceiver-PHY überprüft werden, sowie Taktfrequenzen und Resets, um den korrekten Betrieb zu gewährleisten.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 10 Produkte

    เอฟพีจีเอ Cyclone® V GX
    Cyclone® V SX SoC-FPGA
    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Stratix® V GT
    เอฟพีจีเอ Cyclone® V GT
    Arria® V SX SoC-FPGA
    เอฟพีจีเอ Arria® V GX
    เอฟพีจีเอ Arria® V GT
    เอฟพีจีเอ Stratix® V GX
    Stratix® V FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.