Beschreibung
Die Qsys-Adressübersetzung für den CRA-Port auf der Avalon®-MM-Hard-IP für PCI-Express® ist bei der Verwendung von VHDL als Generationssprache falsch.
Dieses Problem tritt nicht auf, wenn Verilog HDL verwendet wird.
Lösung
Um dieses Problem in VHDL zu umgehen, bearbeiten Sie die generierte VHDL-Datei manuell:
Öffnen Sie die Datei Qsys .vhd und identifizieren Sie die altpcie_< device family>_hip_avmm_hwtcl Komponente.
Ändern Sie die Zeile von:CraAddress_i : in std_logic_vector(11 downto 0)
AnCraAddress_i : in std_logic_vector(13 downto 2)
Dieses Problem wird voraussichtlich in einer zukünftigen Version der Quartus® II Software behoben.