Artikel-ID: 000084951 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 02.09.2012

Was sind die TimeQuest-äquivalenten SDC-Beschränkungen für QDR II SRAM Legacy-Controller-Leseaufzeichnungsregister in einem Stratix II Gerät?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Die äquivalenten TimeQuest SDC-Beschränkungen für QDSDSRAM Legacy-Controller-Leseaufzeichnung in startix® II Gerät sind:

set_max_delay -0.2 -von * -to resync*
set_min_delay -1.6 -von * -to resync*

Diese Einschränkungen in der statischen Zeitanalyse der Quartus® II Software (TAN) sind:

set_instance_assignment -Name SETUP_RELATIONSHIP "– 0,2 ns" von * zur Neusynchronisierung*
set_instance_assignment -Name HOLD_RELATIONSHIP "– 1,6 ns" –von * zur Neusynchronisierung*

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Stratix® II FPGAs

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.