Artikel-ID: 000084734 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 30.06.2014

Gibt es bekannte Probleme mit der Tx-Signalintegrität des Transceivers, die den BER auf Halbleitergeräten der Stratix® V GX-Produktion erhöhen können?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • PHY Lite für parallele Schnittstellen Intel® Stratix® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Ja, aufgrund eines Fehlers in den Quartus® II Software-Versionen 12.0, 12.0SP1 und 12.0SP2 sehen Sie möglicherweise einen regelmäßigen Fehler an den Transceiver-Tx-Pins von Stratix® V GX-Fertigungsgeräten.

    Die Panne führt zu einer marginalen Zunahme von Tx-Jittern, was zu einer marginal höheren Bit Error Rate (BER) führen kann.

    Lösung

    Installieren Sie unten den entsprechenden Patch, um dieses Problem zu beheben.

    Patches für Quartus® II Software Version 12.0 dp2

    Patches für Quartus® II Software Version 12.0 dp3

    Patches für Quartus® II Software Version 12.0 SP1

    Patches für Quartus® II Software Version 12.0 SP2

    Nach der Installation des Patches regenerieren Sie Ihr Transceiver-PHY- und/oder QSYS-System und kompilieren Sie Ihr Projekt erneut.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    เอฟพีจีเอ Stratix® V GX
    Stratix® V FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.