Artikel-ID: 000084672 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Warum sendet der Soft IP PCIe*-Kern meine Avalon®-MM-Speicher-Leseanfrage nicht an den PCIe*-Bus?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • IP_Compiler für PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines vom SOPC-Builder generierten Fehlers in Soft IP PCIe*, sendet der Kern möglicherweise keine Speicherleseanforderung (MRD) an den PCIe*-Bus, obwohl er auf Avalon®-MM-Schnittstelle korrekt dargestellt wird.

    Dieses Problem wirkt sich nicht auf Soft IP mit Avalon®-ST-Schnittstelle oder Hard-IP-PCIe*-Kerne aus.

    Wenn Sie Quartus® II Software Version 10.1 verwenden, können Sie den folgenden Patch herunterladen und installieren, um dieses Problem zu beheben.

    Derzeit gibt es keine Problemumgehung für frühere Quartus® II Softwareversionen. Wenn Sie eine frühere Version der Quartus® II Tools verwenden, empfehlen Intel® den Umstieg auf Quartus® II Version 11.0 Software.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 7 Produkte

    เอฟพีจีเอ Stratix® IV GT
    เอฟพีจีเอ Stratix® II GX
    เอฟพีจีเอ Stratix® IV GX
    เอฟพีจีเอ Arria® II GX
    Stratix® GX FPGA
    เอฟพีจีเอ Cyclone® IV GX
    เอฟพีจีเอ Arria® GX

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.