Kritisches Problem
Beschreibung
Wenn Sie die VHDL-Ausgabe für den DDR2- und DDR3-SDRAM-Controller angeben mit UniPHY, dem QDR II und QDR II SRAM Controller mit UniPHY, oder der RLDRAM II Controller mit UniPHY, und versuchen, diese zu simulieren Mit NativeLink schlägt NativeLink fehl und meldet, dass es nicht gefunden werden kann die Datei <design_name>.vho in das Verzeichnis der obersten Ebene.
Lösung
Die Problemumgehung für dieses Problem besteht darin, NativeLink nicht zu verwenden für Simulationen von VHDL-Designs, aber um stattdessen die Simulation manuell einzurichten.