Beschreibung
In der Registerkarte "Externe Speicherschnittstellen" Intel® Arria® 10 FPGA Register "IP-Parametereditor Diagnose " kann die Option "Abstrakte PHY" ausgewählt werden, um die RTL-Simulation der external Memory Interfaces Intel® Arria® 10 FPGA IP zu beschleunigen.
Während des ersten Simulationslaufs wird die altera_emif_nios_force_abphy.sv-Datei mit Signalkräften aktualisiert, um die PHY-Kalibrierung zu implementieren.
Lösung
Nach Abschluss der ersten Simulation müssen Sie die Simulationsdatei neu kompilieren, bevor Sie die Simulation erneut ausführen.
Wenn Sie das Fileset vor der Ausführung der Simulation nicht neu kompilieren, scheint die PHY im Reset zu bleiben, selbst wenn es global_reset_n Signal zurückgesetzt wurde.