Artikel-ID: 000083539 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 17.07.2014

Wie bestimme ich die fehlerhafte Kalibrierungsstufe für einen Cyclone V- oder Arria V HPS SDRAM-Controller?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Um die Kalibrierungs-Debugging-Informationen anzuzeigen, müssen Sie den Debug-Ausgabebericht aktivieren, indem Sie die RUNTIME_CAL_REPORT Option in der datei sequencer_defines.h im Verzeichnis hps_isw_handoff auf 1 setzen.

 

Nach dem Booten und während der Kalibrierung werden die folgenden Anweisungen im Debug-Ausgabebericht ausgedruckt, wenn die Kalibrierung fehlschlägt:

 

SEQ. C: Kalibrierung fehlgeschlagen

SEQ. C: Fehlerstufe:

SEQ. C: Fehlersubstage:

SEQ. C: Fehlergruppe:

 

Um die Stufe und die Unterstufe zu bestimmen, öffnen Sie die Sequencer.h-Datei im Verzeichnis hps_isw_handoff und suchen nach den Kalibrierungsdefiniert:

 

/* Kalibrierungsphasen */

#define CAL_STAGE_NIL 0

#define CAL_STAGE_VFIFO 1

#define CAL_STAGE_WLEVEL 2

#define CAL_STAGE_LFIFO 3

#define CAL_STAGE_WRITES 4

#define CAL_STAGE_FULLTEST 5

#define CAL_STAGE_REFRESH 6

#define CAL_STAGE_CAL_SKIPPED 7

#define CAL_STAGE_CAL_ABORTED 8

#define CAL_STAGE_VFIFO_AFTER_WRITES 9

/* Kalibrierungs-Substages */

#define CAL_SUBSTAGE_NIL 0

#define CAL_SUBSTAGE_GUARANTEED_READ 1

#define CAL_SUBSTAGE_DQS_EN_PHASE 2

#define CAL_SUBSTAGE_VFIFO_CENTER 3

#define CAL_SUBSTAGE_WORKING_DELAY 1

#define CAL_SUBSTAGE_LAST_WORKING_DELAY 2

#define CAL_SUBSTAGE_WLEVEL_COPY 3

#define CAL_SUBSTAGE_WRITES_CENTER 1

#define CAL_SUBSTAGE_READ_LATENCY 1

#define CAL_SUBSTAGE_REFRESH 1

 

Weitere Informationen finden Sie im Abschnitt "UniPHY-Kalibrierungsphasen" der Funktionellen Beschreibung – UniPHY (. PDF) Kapitel des Handbuchs für die Externe Speicherschnittstelle mit Einzelheiten zu den Kalibrierungsphasen.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 5 Produkte

Cyclone® V SX SoC-FPGA
Arria® V ST SoC-FPGA
Arria® V SX SoC-FPGA
Cyclone® V SE SoC-FPGA
Cyclone® V ST SoC-FPGA

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.