Artikel-ID: 000083449 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 29.08.2014

Kann ein Global Clock (GCLK) als Eingabe-Taktquelle für eine Nicht-DPA-ALTLVDS_RX-Schnittstelle in Stratix V-, Arria V- oder Cyclone V-Geräten verwendet werden?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Nein, ein Global Clock (GCLK) kann nicht als Eingabe-Taktquelle für eine Schnittstelle ohne DPA-ALTLVDS_RX in Stratix® V, Arria® V oder Cyclone® V-Geräte. Allerdings aufgrund eines bekannten Problems im Quartus® II Software Version 13.0, wenn dies implementiert wird, wird keine Fehler- oder Warnmeldung generiert.

     

     

    Lösung Dieses Problem wurde in Quartus II Softwareversion 13.0 SP1 behoben. Eine gültige Fehlermeldung wird generiert, wenn ein Global Clock (GCLK) als Eingabe-Taktquelle für eine Nicht-DPA-ALTLVDS_RX-Schnittstelle verwendet wird.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 16 Produkte

    Cyclone® V SX SoC-FPGA
    เอฟพีจีเอ Cyclone® V GT
    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Stratix® V GT
    เอฟพีจีเอ Cyclone® V GX
    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Arria® V GZ
    Arria® V SX SoC-FPGA
    Cyclone® V ST SoC-FPGA
    Arria® V ST SoC-FPGA
    เอฟพีจีเอ Arria® V GX
    Arria® V FPGAs und SoC FPGAs
    เอฟพีจีเอ Arria® V GT
    เอฟพีจีเอ Cyclone® V E
    เอฟพีจีเอ Stratix® V E
    Cyclone® V SE SoC-FPGA

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.