Artikel-ID: 000083328 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 14.08.2018

Warum führt die Retrain Link mit perform Equalization Bit festgelegt auf 1 dazu, dass der Intel® Arria® 10 Gen3 PCIe* Root Port auf Gen1-Geschwindigkeit herunterfährt?

Umgebung

    Intel® Quartus® Prime Pro Edition
    Intel® Arria® 10 Cyclone® 10 Hard IP für PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Die Umschulung eines Intel® Arria® 10 Gen3 PCIe* Root Port-Link mit Perform Equalization Bit (Link Control 3 Register 0x304 Bit[0]) und Retrain Link Bit (Link Control and Status Register 0x90 Bit[5]) auf 1 gesetzt kann dazu führen, dass die Gen3-Verbindung zu Gen1-Geschwindigkeit herunterfährt. Im Gegensatz zum Retrain Link-Bit wird das Perform Equalization-Bit nach der Einstellung auf 1 nicht automatisch geleert, was dazu führt, dass der LTSSM kontinuierlich in den Equalization-Status und time out eintritt.

Lösung

Um dieses Problem zu umgehen, löschen Sie das Perform Equalization Bit zu 0 während der Equalization Phase 3 (ltssmstate: 0x1E), bevor Timeout (24 ms) auftritt. Dieses Problem wird in einer zukünftigen Version der Intel® Quartus® Prime Software nicht behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 4 Produkte

Intel® Arria® 10 FPGAs und SoC FPGAs
เอฟพีจีเอ Intel® Arria® 10 GX
เอฟพีจีเอ Intel® Arria® 10 GT
Intel® Arria® 10 GT SoC-FPGA

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.