Artikel-ID: 000083325 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 27.03.2018

Warum schlägt die Intel® Arria® 10 Multi-Rate Ethernet PHY IP im USXGMII Auto-Negotiation-Modus in der Simulation fehl?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Ethernet 10G MAC Intel® FPGA IP
  • Niedrige Latenz Ethernet 10G MAC Intel® FPGA IP
  • 1G 2,5G 5G 10G Multi-Rate Ethernet PHY Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Der Intel® Arria® 10-Rate-Ethernet-PHY-IP-Standardwert von usxgmii_link_timer an der Registeradresse 0x412 ist 0x7c000. Dieser Standard-Reset-Wert setzt den Link-Timer auf 1,6 ms, was in der Simulation zu lang ist.

    Lösung

    Um dieses Problem zu umgehen, setzen Sie usxgmii_link_timer Bit[14]=1 an der Adresse 0x412 , um den Prozess der automatischen Absprache für die Simulation zu beschleunigen. Diese Änderung setzt usxgmii_link_timer=0x4000, was der schnellste in diesem Register mögliche Link-Timer-Wert ist (0,05 ms).

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.