Artikel-ID: 000083319 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 09.02.2018

Fortschrittliche SEU-Erkennung und Fehlerinjektions-IPs

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Erweiterte SEU-Erkennung Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems mit der Intel® Quartus® Prime Software sehen Sie möglicherweise Timing Analyzer-Warnungen in Bezug auf Taktfrequenzen ohne Einschränkungen.

    Zeiteinschränkungen sind erforderlich, um die SEU-IPs (advanced SEU Detection and Fault Injection IPs) ordnungsgemäß zu betreiben. Der Benutzer muss diese Einschränkungen in einer.sdc-Datei (Synopsys* Design Constraint) bereitstellen.

     

     

    Lösung

    Um dieses Problem zu umgehen, fügen Sie diese Beschränkungen entweder hinzu, indem Sie sie direkt in eine bestehende SDC-Beschränkungen-Datei hinzufügen oder sie in eine separate Datei (z. B. "seu_constraints.sdc") einfügen.

     

    Anzahl der Beschränkungen für die SEU-IP

    create_clock -name intosc -period 10.000 [get_nets {*|alt_fault_injection_component|alt_fi_inst|intosc}]

    create_generated_clock -name emr_unloader_STATE_CLOCKHIGH -source [get_nets {*|alt_fi_inst|intosc}] [get_keepers {*altera_emr_unloader:emr_unloader_component|current_state. STATE_CLOCKHIGH}]

    create_generated_clock -name asd_current_state_MISS -source [get_nets {*|alt_fi_inst|intosc}] [get_keepers {*|asd_cache:asd_cache_inst|current_state. STATE_MISS}]

    create_generated_clock -name asd_cpuread_oneshot -source [get_nets {*|alt_fi_inst|intosc}] [get_keepers {*|asd_cache:asd_cache_inst|asd_ext_oneshot:cpuread_oneshot|last}]

     

    set_clock_groups -exclusive -group [get_clocks {emr_unloader_STATE_CLOCKHIGH}]

    set_clock_groups -exclusive -group [get_clocks {asd_current_state_MISS}]

    set_clock_groups -exclusive -group [get_clocks {asd_cpuread_oneshot}]

     

     

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs
    Intel® Cyclone® 10 FPGAs
    Arria® V FPGAs und SoC FPGAs
    Stratix® V FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.