Diese Fehlermeldung wird angezeigt, wenn Sie versuchen, eine Seitenbank-PLL zu verwenden, um die ALTLVDS-Takte auf der Ober- oder Unterseite in Gerätefamilien zu steuern, die nur die quellsynchronen SERDES auf der Ober- und Unterseite unterstützen.
Um synchrone SERDES-Quellkanäle am oberen oder unteren Ufer anzusteuern, müssen Sie eine PLL am selben Rand des Geräts wie die LVDS-E/A-Pins verwenden.
Dies ist ein gültiger No-Fit. Der Entwurf ist bei der Constraint-Propagation fehlgeschlagen, bei der der Benutzer die fraktionale PLL auf FRACTIONALPLL_X0_Y46_N0 beschränkt, da dieser Speicherort LVDS nicht steuert.
Der LVDS-Uhrenbaum verläuft normalerweise über die Ober- und Unterkante.