Kritisches Problem
Beschreibung
Für DDR2- und DDR3-Schnittstellen, die auf Arria V oder Cyclone abzielen V-Geräte mit dem Parameter Enable Hard External Memory Interface (Hard External Memory Interface aktivieren ) aktiviert und Konfigurations- und Statusregister aktivieren Schnittstellenparameter aktiviert, Ihr Design kann in der Kompilierung ausfallen mit einem ähnlichen Fehler wie folgt:
Error: Can't route signal "dut:inst|dut_0002:dut_inst|dut_p0:p0|
dut_p0_acv_hard_memphy:umemphy|csr_afi_cal_success" to atom "dut:inst|dut_0002:dut_inst|dut_p0:p0|dut_p0_acv_hard_memphy:
umemphy|dut_p0_phy_csr:phy_csr_inst|csr_register_0004[24]".
Dieses Problem wird in einer zukünftigen Version der DDR2 behoben und DDR3 SDRAM-Controller mit UniPHY.
Lösung
Öffnen Sie in einem Texteditor die RTL-Datei submodules/_p0_acv_hard_memphy.v
Ändern Sie in der oben genannten Datei die folgenden Zeilen:
assign csr_afi_cal_success = afi_cal_success;�
assign csr_afi_cal_fail = afi_cal_fail;
An
assign csr_afi_cal_success = io_intaficalsuccess;�
assign csr_afi_cal_fail = io_intaficalfail;