Artikel-ID: 000083199 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 12.10.2018

Warum erkennt und markiert der Intel® Stratix® 40-Gbit/s-Ethernet-IP-Core mit 10 geringer Latenz keine pakete, wenn die Frame-Länge größer oder gleich 0x10000 ist?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Niedrige Latenz 40G Ethernet Intel® FPGA IP für Arria® 10 und Stratix® V
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Aufgrund einer Codebeschränkung wird der Frame-Längen-Zähler im Intel® Stratix® 10 Ethernet-IP-Core mit geringer Latenz von 40 Gbit/s überlaufen, wenn die Frame-Länge größer oder gleich 0x10000h Byte ist. Die Intel® Stratix® 10 Low Latency 40-Gbit/s Ethernet-IP erkennt nicht, dass die Paketlänge größer als die in den MAX_TX_SIZE_CONFIG/MAX_RX_SIZE_CONFIG-Register festgelegte Länge ist, und in der Folge werden die Frame-Zählerregister nicht erhöht, um auf den Empfang eines nicht angepassten Frames hinzuweisen.

    Lösung

    Um dieses Problem zu umgehen, verwenden Sie Bildlängen von weniger als 0x10000h Byte.

    Dieses Problem wurde ab der Intel® Quartus® Prime Software Version 18.1 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.