Warum setzt die Intel® Arria® 10 PCIe* Hard IP das Mustersperre-Bit nicht, wenn sie während des Status LTSSM=Polling Compliance ein modifiziertes Compliance-Muster erhalten?

Wenn sich ein PCIe*-RootPort oder EndPoint im LTSSM-Polling-Compliance-Zustand befindet, sollte er laut PCIe*-Spezifikation das Mustersperre-Bit in den übertragenen Daten festlegen, wenn er das modifizierte Compliance-Muster empfängt und das Muster sperrt.

Aufgrund eines Fehlers in der Intel® Arria® 10 PCIe* Hard IP wird es niemals auf das modifizierte Compliance-Muster gesperrt.  Die Intel® Arria® 10 PCIe* Hard IP erfordert, dass das Datenmuster 4a_bc_b5_bc {K28.5, D10.2, K28.5, D21.5} eine der folgenden Sequenzen ist:

1. bc_4a_b5_bc {K28.5, D10.2, D21.5, K28.5}

2. bc_bc_4a_b5 {K28.5, K28.5, D10.2, D21.5 }

3. b5_bc_bc_4a {D21.5, K28.5, K28.5, D10.2 }

4. 4a_b5_bc_bc {D10.2, D21.5, K28.5, K28.5}

Für dieses Problem besteht keine Problemumgehung. Die Benutzeranwendung sollte sich der Einschränkungen bewusst sein und sich um diese Szenarien kümmern.

Dieses Problem wird in einer zukünftigen Version der Intel® Quartus® Prime Software nicht behoben.