Möglicherweise tritt das oben beschriebene Problem auf, wenn das csr_reset signal des Ethernet 10G MAC Intel® FPGA IP nach dem Start der Simulation nicht einmal umschalten konnte.
Um dieses Problem zu umgehen, muss das csr_reset-Signal zu Beginn der Simulation einmal umgeschalten werden.
1
Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.