Artikel-ID: 000082879 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 05.02.2015

Warum sehe ich eine Verletzung der Setup-Zeit auf meinen I/O-Pfaden in der Quartus® II SoftwareVersion 13.0 SP1?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Möglicherweise sehen Sie Verletzungen der Setup-Zeit auf Ihren I/O-Pfaden, die Hard Memory Controller (HMC)-Pins als I/O-Pins auf Cyclone® V-Geräten in der Quartus® II Softwareversion 13.0 SP1 verwenden. I/O-Signale, die HMC-Pins verwenden, werden mit HMCPHY_RE Routing-Elementen geroutet und weisen im Vergleich zu anderen Pins eine deutlich höhere Routing-Verzögerung auf.

    Diese Routing-Verzögerungen sind Teil der Cyclone® V Timing-Modelle in der Quartus® II Softwareversion 13.0 SP1 und wurden in früheren Zeitablaufsmodellen nicht enthalten.

    Lösung

    Vermeiden Sie die Verwendung von HMC DQ-Pins als Eingangsstift für Hochgeschwindigkeitssignale.

    Vermeiden Sie es, HMC DQ und Befehlsstifte als Ausgabestift für Hochgeschwindigkeitssignale zu verwenden.

    Sie können sich auf die HMC Pin-Spalte Cyclone V Geräte-Pin-out-Dateien beziehen, um die HMC-Pins Ihres zielorientierten Geräts zu identifizieren.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 6 Produkte

    เอฟพีจีเอ Cyclone® V GT
    Cyclone® V SE SoC-FPGA
    เอฟพีจีเอ Cyclone® V GX
    เอฟพีจีเอ Cyclone® V E
    Cyclone® V ST SoC-FPGA
    Cyclone® V SX SoC-FPGA

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.