Artikel-ID: 000082819 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 12.01.2018

Warum führt die Intel® DisplayPort IP keinen Audiotransport für kleine horizontale Leerungsperioden durch?

Umgebung

    Intel® Quartus® Prime Pro Edition
    DisplayPort* Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Aufgrund eines Problems mit der DisplayPort IP kann der DisplayPort TX Kern kein Audiobeispiel transportieren, wenn die Auflösung des horizontalen Leerens kleiner als der unten gezeigte Zeitraum ist.

  • Für quad-Symbol-Modus (SYMBOLS_PER_CLOCK = 4)
    • Die minimale horizontale Leerungsperiode (in Link-Taktzyklen) zur Übertragung von Audio beträgt 22, 21, 20 für Transceiver-Lanes 1, 2 bzw. 4.
  • Für duale Symbolmodus (SYMBOLS_PER_CLOCK = 2)
    • Die minimale horizontale Leerungsperiode (in Link-Taktzyklen) zum Transport von Audio beträgt 38, 35, 34 für Transceiver-Lanes 1, 2 bzw. 4.
Lösung

Dieses Problem wurde in Version 17.0 der Intel® Quartus® Prime Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 4 Produkte

Arria® V FPGAs und SoC FPGAs
Cyclone® V FPGAs und SoC FPGAs
Stratix® V FPGAs
Intel® Arria® 10 FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.